第二章89C51单片机硬件结构和原理【单片机课件】.pptVIP

第二章 89C51单片机硬件结构和原理 学习目的及要求 熟悉80C51系列单片机芯片的内部结构 掌握存储器配置及特点 熟练掌握21个特殊功能寄存器（SFR）的功能 掌握各个引脚的功能，达到会应用的目的 熟练掌握堆栈的概念及使用 §2.1 89C51单片机的结构 §2.1.2 89C51单片机内部结构 一、结构图 由 中央处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。 89C51单片机内部结构如 图2-2所示。 二、结构组成 （一）、中央处理单元（CPU） 1．运算器 （1）程序计数器PC（16位） 由两个8位计数器PCH、PCL组成。 PC用来存放下一条将要执行的指令地址。 改变PC内容，改变执行的流向。 PC可对64KB的ROM直接寻址，也可对89C51片内RAM寻址。 （2）指令寄存器IR及指令译码器ID 根据PC指定的指令地址，从ROM中取出的指令经IR送至ID，对指令译码产生一定序列的控制信号（即电平信号），以执行指令所规定的操作。 （3）振荡器和定时电路 89C51单片机片内有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右），其频率范围为1.2MHz~12MHz。产生时钟信号，该信号作为89C51工作的基本节拍即时间的最小单位，协调单片机的工作。 （二）、存储器 1、程序存储器（ROM） 地址从0000H开始。 用于存放程序和表格常数。 2、数据存储器（RAM） 地址为00H～7FH。 用于存放运算的中间结果、数据暂存以及数据缓冲等。 这128B的RAM中有32个字节单元可指定为工作寄存器。 片内还有21个特殊功能寄存器（SFR），它们同128字节RAM统一编址，地址为80H～FFH。 （三）、I/O接口 89C51有四个8位并行I/O接口P0～P3。 它们都是双向端口，每个端口各有8条I/O线。 P0-P3口四个锁存器同RAM统一编址，可作为SFR来寻址。 §2.2 89C51单片机引脚及其功能 89C51单片机引脚功能 一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3 一、电源引脚：Vcc和Vss 1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。 二、时钟电路引脚：XTAL1和XTAL2 XTAL2（18脚）：振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚浮空。89C51/8031正常工作时，该引脚应有脉冲信号输出(可用于检查振荡电路是否正常工作)。 二、时钟电路引脚：XTAL1和XTAL2 XTAL1（19脚）：接外部晶体和微调电容的另一端；在片内它是振荡电路反向放大器的输入端，在采用外部时钟时，该引脚输入外部时钟脉冲。 三、控制信号引脚：RST、ALE、PSEN和EA RST/VPD（9脚）： RST：复位信号输入端，高电平有效。当此输入端保持两个机器周期的高电平时，就可以完成复位操作。 VPD ：RST引脚的第二功能，备用电源输入端。当主电源Vcc 发生故障，降低到低电平规定值时，将+5V电源自动接入该引脚，为RAM提供备用电源，以保证RAM中的信息不丢失，使得复位后能继续正常运行. ALE/PROG（30脚）： ALE：地址锁存允许信号端。正常工作时，该引脚以振荡频率的1/6固定输出正脉冲。CPU访问片外存储器时，该引脚输出信号作为锁存低8位地址的控制信号。它的负载能力为8个LS型TTL负载。 PROG：是对片内带有4KB EPROM的8751编程写入时的编程脉冲输入端。 PSEN（29脚）： 程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通信号，接片外ROM 的OE端。 它的负载能力为8个LS型TTL负载。 EA/Vpp（31脚）： EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内EPROM/ROM并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。 当该引脚接低电平时，CPU只访问片外EPROM/ROM并执行外部程序存储器中的程序。 Vpp：对8751片内EPROM固化编程时，编程电压输入端（12-21V）。 准双向： 当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。 2、P0口： 漏极开路的8位准双向I/O口，每位能驱动8个LS型TTL负载。 P0口可作为一个数据输入/输出口； 在CPU访问片外存储器时，P0口为分时复用的低8位地址总线和8位数据总线。 3、P1口： 带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载