- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
目录
1、课程设计目的 …………………………………………2
2、课程设计内容和要求 …………………………………2
3、设计方案及实现情况
3.1 设计思路……………………………………………………2
3.2 工作原理及框图……………………………………………3
3.3 各模块功能描述……………………………………………4
3.4 实验箱验证情况 …………………………………………13
4、课程设计总结…………………………………………14
5、参考书目………………………………………………15
一、课程设计目的
1.学习操作数字电路设计实验开发系统,掌握点阵显示模块的工作原理及应用。
2.掌握组合逻辑电路、时序逻辑电路的设计方法。
3.学习掌握可编程器件设计的全过程。
二、课程设计内容和要求
1.学习掌握键盘控制模块、点阵显示模块的工作原理及应用;
2. 熟练掌握VHDL编程语言,编写键盘控制模块的控制逻辑;
3. 仿真所编写的程序,模拟验证所编写的模块功能;
4. 下载程序到芯片中,硬件验证所设置的功能,能够实现汉字显示;
5. 整理设计内容,编写设计说明书。
6.VHDL源程序及内部原理图。
7.该设计可以在实验箱上正常工作并演示。?
三、设计方案及实现情况
3.1、设计思路
按照本题目要求,需要“键盘键值读取模块”和“点阵显示模块”(如图1)。值得注意的是:sel3、sel2、sel1、sel0是键盘和点阵的复用片选信号。其中键盘对sel2、sel1、sel0敏感,点阵对sel3、sel2、sel1、sel0敏感。
图1
3.2、工作原理及图—dat15(共16个列选);
sel2、sel1、sel0组成的二进制码对键盘产生片选信号。
具体如表格:
selout(3-0) kin(3-0) 按键值 X000 1110 2 X000 1101 6 X001 1110 1 X001 1101 7 X010 1110 2 X010 1011 C X011 1110 3 X011 1011 D X100 1101 8 X100 1011 E X101 1101 9 X101 1011 F X110 1101 A X110 1110 4 X111 1101 B X111 1110 5 其中“X”表示任意值 例如:当selout(3-0)等于X000时,读取键盘kin(3-0)等于1110,那么可以确定按下了“2键”,即可以对应显示某一汉字(例如:“大”)。
16*16点阵标准字模生成(例如:“科”):
3.3、library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity key is
port(clk:in std_logic;
kin:in std_logic_vector(3 downto 0);
dotout:out std_logic_vector(15 downto 0);
selout:out std_logic_vector(3 downto 0));
end key;
architecture rtl of key is
begin
process(clk)
variable tmp: std_logic_vector(3 downto 0);
variable sel: std_logic_vector(3 downto 0);
variable dat: std_logic_vector(3 downto 0);
begin
if clkevent and clk=1 then
if tmp=1111 then
tmp:=0000;
else
tmp:=tmp+1;
end if;
end if;
if kin = 1111 then
sel:=tmp;
else
dat := 1111;
end if;
selout = tmp;
--------------------------键盘键值读取----------------------------
if (sel=0000 or sel=1000) and kin=1110 then
dat := 0000; --- 0
elsif (sel=0001 or sel=1001) and kin=1110 then
dat := 0001;
文档评论(0)