低功耗SRAM存储单元关键技术的研究及电路设计.pdfVIP

摘要 摘要 随着MOS管制造工艺的进步以及SoC系统的广泛运用，包括：高速移动网 络通信技术、GPS全球卫星导航技术、无线传感技术等，对SoC系统的低功耗 诉求越来越高，因此，作为SoC系统中的功耗大户，对于存储芯片方面的功耗 需求也越来越苛刻。在各种SoC系统所用的存储芯片中，SRAM由于其独特的 优势，占据大约70％左右的比例。同时，根据相关预测，到2014年，SoC芯片 全部面积的94％将由片上存储器所占据，SRAM电路作为芯片内嵌的存储器， 是芯片必不可少的功能部件之一，其功耗的大小会直接影响到整个SoC芯片在 功耗方面的表现。 因此，能耗大户静态存储器(SRAM)的低功耗设计受到广泛关注。2005年 麻省理工学院教授Ananthachandrakasan领导的亚阈值电路小组和德州仪器协会 共同提出的一种新兴的低功耗技术：亚阈值电路设计技术。该技术通过将系统电 源电压降低至器件亚阈值区域(VddVth)以获得极低的系统总功耗。但是， 随着电源电压的极大降低，环境参数以及工艺偏差对亚阈值电路性能的影响亦呈 指数级变化，极易导致传统结构存储单元电路出现致命的功能性错误。同时，随 着电源电压的极大降低，由于S