VHDL第一章.pptVIP

* VHDL语言 总学时——64学时 上机实验32学时 联系方式——yanyu0832@ 考试方式（说明，成绩评定方法） 成绩评定由期末考试、期中考试、作业和平时考勤构成。期末考试占50%，上机实验20%，作业和平时考勤占30%。 课外自学要求（包含作业要求） 本课程理论性较强，应按时完成老师布置的作业。课外要求大家预习和复习巩固。 * 第1章 VHDL语言基础 1.1 VHDL基本概念 1.2 VHDL程序实体 1.3 VHDL程序结构体 * 1.1 VHDL基本概念 1.1.1 硬件描述语言 1.1.2 VHDL程序的实体 1.1.3 VHDL程序的结构体 * 1.1.1 硬件描述语言 硬件描述语言（Hardware Description Language，HDL）： 即可以描述硬件电路的功能、信号连接关系及定时关系的一种语言。目前， VHDL和Verilog已先后成为IEEE标准硬件描述语言。 硬件描述语言（HDL）的特点： 可以借鉴高级编程语言的功能特性对硬件电路的行为和结构进行高度抽象化和规范化的描述；同时，还可以对硬件电路的设计进行不同层次、不同领域的模拟验证和综合优化等处理，从而使硬件电路的设计达到高度自动化。 * 硬件描述语言 VHDL ： VHDL 的英文全名是VHSIC Very High Speed Integrated Circuits Hardware Description Language ，即超高速集成电路硬件描述语言。于1983年由美国国防部提出，由IEEE进一步发展，并在1987年12月作为IEEE-STD-1076 标准发布， 1993年被更新为IEEE-STD-1164 标准，目前已被广泛应用。 1995年 我国技术监督局制定的《CAD通用技术规范》推荐VHDL作为我国电子设计自动化硬件描述语言的国家标准。至此，VHDL在我国迅速普及，现在已成为从事硬件电路设计开发人员所必须掌握 的一门 技术。 * 1.1.2 HDL语言的种类 Verilog HDL Verilog HDL于1983年由Gate Way Design Automatic公司的Phil Moorby首创。他在1984～1985年间成功设计了Verilog-XL仿真器，于1986年提出了快速门级仿真的XL算法，使Verilog HDL语言变得更加丰富和完善，从而受到了EDA工具设计公司的青睐。 1989年Candence公司购买了GDA公司，Verilog HDL语言从此变为Candence公司的“财产”，成为该公司的EDA设计环境上的硬件描述语言。经过该公司的努力，Verilog HDL于1995年成为IEEE标准，即Verilog HDL 1364-1995。 * BLM Menter Graphics公司是一家著名的EAD工具开发公司，它的EDA设计工具在综合、仿真、验证等方面都有独到之处。Menter公司的硬件描述语言BLM由PASCAL语言发展而来。BLM硬件描述语言还未成为IEEE标准。 AHDL语言具有C语言设计风格，好学好用，再加上ALTERA公司的大力推广，使它得到了众多用户的使用。 只有VHDL语言和Verilog-HDL语言成为IEEE 标准语言。 * 1.2 VHDL程序的实体 1.2.1 VHDL程序基本结构 例1 一个2输入的与门的逻辑描述 LIBRARY ieee; --库说明语句 USE ieee.std_logic_1164.ALL; --程序包说明语句 ENTITY and2 IS PORT a,b : IN STD_LOGIC; y : OUT STD_LOGIC ; END and2; ARCHITECTURE and2x OF and2 IS BEGIN y a AND b; END and2x; 实体部分 结构体部分 * VHDL设计文件的 两个基本组成部分 实体 （Entity） 结构体 （Architecture） 配置 （Configuration） 包集合 （Package） 库 （Library） 一个完整的 VHDL程序 库 用于存放已编译的实体、结构体、包集合和配置 1.2.1 VHDL程序基本结构 实体部分描述设计系统的外部接口信号（即输入/输出信号） 结构体用于描述 系统的内部电路 配置用于从库中选取所需元件安装到设计单元的实体中 包集合存放各设计模块能共享的数