PSoC3应用于多通讯接口时的DMA设计.pdfVIP

/ PSoC3 应用于多通讯接口时的 DMA 设计 肖学军，张朝华 关键字: PSoC3, DMA, 通讯接口设计 随着上层应用软件的日趋多样化，现在的便携式电子产品对嵌入式芯片的功能需求越来越 高，单一或仅可以局部定制的传统芯片已经不能满足需要。因此数字系统和模拟系统都可以 根据需要灵活定制成为芯片设计、开发的发展方向。Cypress 为满足业界需要继 PSoC1 之后 开发了 PSoC3 和 PSoC5 全新可编程模拟和数字嵌入式芯片。其中 PSoC3 使用基于单循环流水 线的高性能 8051 内核(67MHz/33MIPS)，PSoC5 则是基于 32 位 ARM Cortex-M3 的内核 (80MHz/100MIPS)；两者都内置闪存、SRAM，支持片外存储器访问，在 8、16 和 32bit 应用 中同时实现了高集成度和高灵活性。本文重点讲述了PSoC3 在多通讯接口设计中的应用，以 及如何使用多 DMA 技术提高通讯的速度和效率。 一、 Cypress PSoC3 芯片介绍 Cypress PSoC3 使用基于单循环流水线的高性能 8051 内核 (67MHz/33MIPS)，提供业界广泛 采用的 5.5V 至 0.5V 电压范围和低至 200nA 的休眠电流，可以满足极低功耗的应用场合。 PSoC3 的高性能模拟子系统和数字系统都拥有可编程通路，允许将任何模拟或数字信号（包 括可编程时钟）分配到任何通用 I/O 引脚，这为使用者提供了真正的“系统级”可编程能力。 Cypress PSoC3 的芯片编号是CY8C38xx，该系列芯片依据功能模块的不同包含多种芯片。表 1 是 CY8C38xx 系列的选型指南，除了表中列出的特性外，每个 CY8C38xx 芯片还包含：1.024V ±0.1%的精密片上电压参考源，带PLL 的 1~66MHz±1%的精密可编程时钟源，有 ECC （错误 校正码）功能的 Flash，DMA （直接存储器访问），4KB 可调试跟踪的 RAM，JTAG/SWD 编程/ 调试接口，支持片外存储器访问等。 Cypress PSoC3 内部采用CPLD 的结构实现了完全的数字可编程电路。图 1 显示了 CY8C38xx 系列内部的可编程逻辑图。从图 1 中可以看出，外设和逻辑部分可以彼此互联，也可以连接 到任何引脚。数字可编程逻辑包括了以下部分。  UDB （Universal Digital Blocks）形成了可编程数字系统的核心功能，由PLD 和 Data path 组成，可以创建各种通用外设和定制化功能。  UDB Array 由多个UDB 通过矩阵和可编程互联组成，支持 UDB 和 DSI （Digital System Interconnect）之间很灵活的扩展。 / /  DSI 是数字信号的集中互联，包括 UDB，固定功能外设，I/O，中断，DMA 和其它部分的 数字信号。 强大的模拟资源以及灵活的模拟布线资源也是 PSoC3 的一大亮点之一。图 2 是 CY8C38 系列 芯片的片内模拟资源图，通过这些可编程的模拟电路，可以构成标准的模拟信号处理模块。 并且这些模拟资源可以通过内部的模拟互连子系统进行连接，提供高度的模拟设计自由度以 及 IP 资源的保护。模拟子系统有以下系统构成。 ·有模拟全局和局部总线，模拟开关构成的高度可配置的结构。 ·高精度的 Delta-Sigma ADC. ·支持 8 位的电压或者电流 DAC. ·四路比较器并且可以有选择性的互联到LUT 中. ·多达四个的 SC/CT 模块可以构成 OPAMP 等模拟电路 ·多达四个内部的 OPAMP，可以连接到 GPIO 作为大电流输出的缓冲器。 ·CapSense 子系统支持电容触摸的检测。 ·内部高精度参考电压源。 图1 CY8C38 系列芯片的片内可编程数字系统图 / / 表 1 PSoC3 选型指南 / /