Verilog操作语义的研究.pdfVIP

维普资讯 1000—9825／2002／l3(10)202l一10 @2002JournalofSoftware 软 件 学 报 Vo1．13，No．10 Verilog操作语义研 究 李勇坚，何积丰，孙永强 ’(上海交通大学 计算机科学与工程系， 海 200030)； (澳 门联合国大学 国际软件技术研究所，澳门) E—mail：1~238@ios．ac．cn；hjf@iist．unu．edu；sun—Yq@CS．sju．edu．cn http：／／www ．tu．edu．cn 摘要：提 出了一个结构化操作语义模型，用于描述Verilog核 心子集的语 言特征，此子集包含 了事件驱动 、基于共 享变量 的并发特性、时间延迟等 Verilog的主要语言成分．在此操作语义模型 中，所有 的Verilog程序将被统一地 认为是开放式系统，所 以在此操作语义模型 的基础上能够进一步提 出Verilog开放进程 的观察模 型，并提 出基于 互模拟 的观察等价概念来判定进程之 间的等价关系最 后证明了所定义的观察等价关系对所有的 Verilog构造 子而言是一个同余关系，从而为发展相应的进程代数理论提供 了一个可靠性基础． 关 键 词：Verilog；事件调度；操作语义；观察模型；5-模拟；同余性 中图法分 类号：TP301 文献标识码 ：A Verilog是当前应用最为广泛的硬件设计语 言之一，它可以用于硬件系统各种级别的设计 、综合 、仿真．为 了保证设计的正确性，Verilog语 言应该具有一个形式化语义标准，以确保语 言的设计者和使用者对语言有相 同 而准确 的理解．Verilog语言具有非常丰富的语言特征．它卡要包括：(1)事件驱动的计算过程．事件既可以是导线 或寄存器值 的变化，也可以是抽象事件．Verilog程序 的语义是基于事件 的调度与传播 的．(2)基于共享变量 的并 发特性．Verilog并发进程之 间的相互影响可 以被认为是通过共享变量来进行 的．(3)同时具有离散状态变化 以 及连续 时间变化的混合特征．所 以，要 能够给出 Verilog的形式化语 义并不是很容易的． Verilog的语言 IEEE 标准 使用 的就是非形式化的仿真语义…，为了使语言具有一个更加严格准确的标准， 人们开始了Verilog的形式化语义工作．以 卜是对 已有工作 的简要总结：(1)操作语义方法，最早开始Verilog形式 化语义工作的是 MikeGordon[，他最早提 出了一个标准算法米描述 Verilog程序仿真 的操作过程，对 Verilog形 式化语义 的进一步工作提 出了很好的建议．Xu与 He等人 以上述算法为基础，给 出了Verilog的一个_f集 的操作 语义 3【_．在此操作语义模 型中，他们把程序分为两个层 次：顺序部件和并发程序．一个并发程序作为一个封 闭系 统，由若干顺序部件组成．虽然他们考虑 了一个封 闭并发系统 内各种顺序部件 的相互交互影响过程，但却忽略 了 并发系 统问的相互影 响．正是 因为把并发程序作为封闭系 统，所 以一个封闭系统是不会与外界环境交互 的，那 么 又怎么能够 比较封 闭系统之 间的行为呢?所 以他们无法 以此操作语义为模型进一步提 出互模拟 (bisimulation) 技术和相应 的程序等价概念 以及相应的进程代数理论等．(2)指称语义方法，指称语义的方法主要集中在利用 DurationCalculus[]来描述 Verilog程序语义，其 中心思想是把Verilog程序放在 DC的语义模型中考虑，将 DC语 义模型 的一个区间作为程序一次运行过程 的指称，并利用 DC 公式来描述这个运行 区间的各种时序特征．但是， 作为一种硬件设计语言，Verilog具有混合特征，即它间时包括连续时间区问的变化，也包括在 I刊一时刻的零延迟 收稿 日期 ：2001-02—13；修改 日期 ：2001-04—24 基金项 目：澳 门联合 国大学 国际软件技术研 究所 “实时混成系统 的研 究技术 ”fDesignTechniquesforRea1．TimeHybrid Systems)研究计划的资助项 目． 作者简介 ：李勇坚 (1974一)，男，山东青 岛人 ，博 士生，主 要研究领 域 为程序语 义，并行理论；何积 丰 (1946一)，男，上海人，教授，博士 生导师 ，主要研究领域为程序语义