第2章 MCS-51单片机系统结构.pptVIP

第2章 AT89S51单片机的硬件结构 2.1 AT89S51的硬件组成 2.2 AT89S51引脚功能 2.3 AT89S51 的CPU 2.4 AT89S51 存储器结构 2.5 AT89S51 时钟电路与时序 片内硬件组成结构如图所示。把作为控制应用所必需的基本功能部件都集成在一个尺寸有限的集成电路芯片上。 有如下功能部件和特性： （1）8位微处理器（CPU）； （2）数据存储器（128B RAM）； （3）程序存储器（4KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口和P3口）； （5）1个全双工的异步串行口； （6）2个可编程的16位定时器/计数器； （7）1个看门狗定时器； （8）中断系统具有5个中断源、5个中断向量； （9）特殊功能寄存器（SFR）26个； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式 下的中断恢复模式； （11）3个程序加密锁定位。 2.2 AT89S51引脚功能 AT89S51与51系列中各种型号芯片的引脚互相兼容。目前多采用40只引脚双列直插 引脚按其功能可分为如下3类： （1）电源及时钟引脚—VCC、VSS；XTAL1、XTAL2。 （2）控制引脚— PSEN、ALE/PROG、EA/VPP、RST（RESET） （3）I/O口引脚——P0、P1、P2、P3，为4个8位I/O口 2.2.1 电源及时钟引脚 1．电源引脚 （1）VCC（40脚）：+5V电源。 （2）VSS（20脚）：数字地。 2．时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电路输入端。用片内振荡器时，该脚接外部石英晶体和微调电容。外接时钟源时，该脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使用片内振荡器，该脚连接外部石英晶体和微调电容。当使用外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电平，可使单片机复位。正常工作，此脚电平应 ≤ 0.5V。 当看门狗定时器溢出输出时，该脚将输出长达96个时钟振荡周期的高电平。 （2） EA /VPP (Enable Address/Voltage Pulse of Programing，31脚) EA：引脚第一功能：外部程序存储器访问允许控制端。 EA=1，在PC值不超出0FFFH（即不超出片内4KB Flash存储器的地址范围）时，单片机读片内程序存储器（4KB）中的程序，但PC值超出0FFFH （即超出片内4KB Flash地址范围）时，将自动转向读取片外60KB（1000H-FFFFH）程序存储器空间中的程序。 EA=0，只读取外部的程序存储器中的内容，读取的地址范围为0000H～FFFFH，片内的4KB Flash 程序存储器不起作用。 VPP：引脚第二功能，对片内Flash编程，接编程电压。 （3）ALE/ （Address Latch Enable/PROGramming，30脚） ALE为CPU访问外部程序存储器或外部数据存储器提供地址锁存信号，将低8位地址锁存在片外的地址锁存器中。 ：引脚第二功能，对片内 Flash编程，为编程脉冲输入脚。 （4） （Program Strobe ENable，29脚） 片外程序存储器读选通信号，低电平有效。 2.2.3 并行I/O口引脚 （1）P0口：8位，漏极开路的双向I/O口 当外扩存储器及I/O接口芯片时，P0口作为低8位地址总线及数据总线的分时复用端口。 P0口也可用作通用的I/O口，需加上拉电阻，这时为准双向口。作为通用I/O输入，应先向端口写入1。可驱动8个LS型TTL负载。 （2）P1口：8位，准双向I/O口，具有内部上拉电阻。 准双向I/O口，作为通用I/O输入时，应先向端口锁存器写1 P1口可驱动4个LS型TTL负载。 P1.5/MOSI、P1.6/MISO和P1.7/SCK 可用于对片内Flash存储器串行编程和校验，它们分别是串行数据输入、输出和移位脉冲引脚。 （3）P2口：8位，准双向I/O口，具有内部上拉电阻。 当AT89S51扩展外部存储器及I/O口时，P2口作为高8位地址总线用，输出高8位地址。 P2口也可作为普通的I/O口使用。当作为通用I/O输入时， 应先向端口输出锁存器写1。P2口可驱动4个LS型TTL负载。 （4）P3口：8位，准双向I/O口，具有内部上拉电阻。 可作为通用的I/O口使用。作为通用I/O输入，应先向端口输出锁存器写入1。可驱动4个LS型TTL负载。 单片机：典型应用系统 2.3 AT89S51 的CP