电子技术基础(数字部分_第五版 康华光)华中科大课件第三章第1节.pptVIP

2.三态(TSL)输出门电路 3. CMOS 与门 A B Y 1 +VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS 3.1.3 其他CMOS门电路 4. CMOS 或门 Y 1 +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y 3.1.3 其他CMOS门电路 V DD B A L = A ? B X 由或非门和与或非门组成 5、异或门电路 3.1.3 其他CMOS门电路 CMOS 门电路分析 3.1.3 其他CMOS门电路 1.CMOS漏极开路门 1.）CMOS漏极开路门的提出 输出短接，会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电 平还是低电平。 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 +VDD T N1 T N2 A B +VDD A B 0 1 0 1 L 1 0 线与 线与能实现吗? （2）漏极开路门的结构与逻辑符号 +VDD T P1 T N1 T P2 T N2 A B L 电路 逻辑符号 漏极开路门输出连接 (a)工作时必须外接电源和电阻; (b)与非逻辑不变 0 0 1 1 1 1 0 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 P1 P2 (c) 可以实现线与功能; 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 1 1 1 0 0 1、实现多个逻辑门输出端的线与 集电极开路门的应用 L = AB CD A B C D L1 L2 L R VDD A B C D L L1 L2 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 × 1 逻辑功能：高电平有效的同相三态门 0 1 高阻 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 三态输出门电路逻辑符号 * * 教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。 3. 逻辑门电路 1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 3.1.1 数字集成电路简介 各种系列逻辑电路的发展状况 3.1.1 数字集成电路简介 TTL系列门 MOS门 平均延迟时间：75ns 平均延迟时间：3~10ns 结构复杂、集成度低 功耗低（0.01mw） 功耗高（2~20mw ） 开关速度较快 结构和制造工艺简单容易实现高密度制作 开关速度稍低 在大规模的集成电路中，主要采用的是CMOS电路。 3.1.2 逻辑门电路的一般特性 1. 输入和输出的高、低电平 v O v I 驱动门 G 1 负载门 G 2 1 1 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIH(min) 输出低电平的上限值 VOL(max) 输出 高电平 + V DD V OH ( min ) V OL ( max ) G 1 门 v O 范围 v O 输出 低电平 输入 高电平 V IH ( min ) V IL ( max ) + V DD G 2 门 v I 范围 输入 低电平 v I 驱动门 负载门 VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。 负载门输入高电平时的噪声容限： VNH =VOH(min)－VIH(min) 2.噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力. 1 驱动门 v o 1 负载门 v I 噪声 0 1 0 3.1.2 逻辑门电路的一般特性 驱动门 负载门 VNL —当前级门输出低电平的最大值时允许正向噪声电压的最大值 负载门输入低电平时的噪声容限： VNL =VIL(max)－VO