基于MPEG-4算法的视频采集卡设计.pdfVIP

[摘 要] 数字视频 要组成部分。视频采集子 统性能和质量 的好坏。针 口的视频采集卡。 [关键词] MPEG-4 送往 PC机，进行进一步的处理分析。硬件系统框图如图 l 1．引言 所示： MPEG-4采用了新一代视频编码技术，它在视频编码发 展史上第一次把编码对象从图像帧拓展到具有实际意义的 任意形状视频对象 ，从而实现 了从基于像素的传统编码向 基于对象和内容的现代编码的转变。运用MPEG-4算法，本 文设计出一种基于 DSP和 PCI接 口的视频采集卡。 PCI 接口 2．MPEG-4视频编码方法 MPEG．4视频采用层次化的数据结构，分别由视频序列 (vs)，视频对象(v0)，视频对象分辨层 (VOL)，视频对象平 面组 (GOV)，视频对象平面 (VOP)组成。MPEG．4的视频 由 多个VS组成，每个VS又 由一个或多个VO构成，而每个 图 1 视频采集卡系统框 图 VO可能有一个或多个VOL层次，如基本层、增强层，每个 3．2 视频MD转换模块设计 层就是VO的某一分辨率的表示。MPEG一4标准 同以前 的 本设计利用 CPLD编程模拟实现 I2C总线接 口，直接控 MPEG标准的最显著的差别在于它是采用基于对象 的编码 制 SAA7113H的初始化。一是节约了硬件资源，降低了成 理念，即在编码时将一幅景物分成若干在时间和空间上相 本，二是可将初始化的数据直接写在程序中，这样可减少频 互联系的视频音频对象 ，分别编码后 ，再经过复用传输到接 繁的数据交换，简化操作，节约了存储资源。 收端，然后再对不同的对象分别解码 ，从而组合成所需要的 3．3 视频采集模块的电路设计 视频和音频。 视频采集模块处理器采用的是TI的DSP芯片C5502。 3．系统的硬件设计 系统上 电后 ，当 DSP接到采集 图像 的指令后 ，就设置 3．1 系统总体结构 SAA7113H 内部寄存器进入正常工作状态。采集模块所有的 整个视频监控系统 由前端监视系统、传输系统、监控 中 控制逻辑都在一块CPLD内部实现。视频采集控制器根据 心系统三部分构成。视频采集卡硬件 由视频采集和转换模 SAA7113H的同步信号 LLC，RTS0，RTS1在 内部产生对帧 块、帧存储模块、视频处理与存储模块、CPLD逻辑控制模块 存储器的地址信号A[18：01、写信号WR#以及帧切换信号 和 PCI接 口模块组成 。视频采集和转化模块采用视频A／D 之一 (RDY1)。 转换芯片 SAA7113H，将外部摄像机采集到的模拟视频图像 3．4 帧存储模块设计 信 号转换为数字信号；然后把数字视频图像存储在两块 本设计中使用两片SRAM 芯片CY7C1049，最高访问速 SRAM 中等待处理；DSP处理模块负责对采集的视频图像 率达 12ns，容量 512K~8bit，可以在CPLD设计的视频采集 进行数据格式转换或者进行压缩编码等预处理，SDRAM 和 控制器 内部把奇偶场有效信号作为正在写入的帧