ARM教学系统-05 ARM存储系统.pptVIP

* 地址映象和变换方法－组相联映象方式 在这种方式下，把主存和cache按照同样大小划分成组，每个组都由相同的块数组成。这样，主存的组数要比cache的组数多； 主存的组与cache的组之间采用直接映象的方式； 在两个对应的组之间采用全相联映象方式。 高速缓冲区和写缓冲区 * Cache的分类 统一/独立的数据和指令cache 适应独立的数据和指令cache，可以在同一个时钟周期中读取指令和数据，而不需要双端口的cache。但这时需要保证指令和数据的一致性。 写回和写通cache 写回cache指执行写操作时，被写的数据只写入cache，仅当cache需要被替换时才将数据写入到实际的存储器中； 写通则是在指执行写操作时，同时向cache和存储器执行写操作，从而保证数据的一致性。 高速缓冲区和写缓冲区 * Cache替换算法 随机替换算法和轮转法 随机替换算法通过一个随机数发生器产生随机数，用新块将编号为该随机数的块进行替换。 轮转法维护一个逻辑的计数器，利用该计数器依次选择将要被替换出去的cache块。 高速缓冲区和写缓冲区 * 存储系统的一致性问题 当引入cache机制后，同一地址的数据可能存在多个副本，分别保存在cache中、写缓冲区中以及主存中。 地址映射关系改变造成的不一致； 指令cache的数据一致性问题； DMA造成的不一致问题； 高速缓冲区和写缓冲区 * Cache的编程接口 与cache和写缓冲区相关的寄存器包括CP15中的寄存器C7、寄存器C9以及寄存器C1中的某些位。 MCR P15, 0, Rd, C1, CRm, Op2 MCR P15, 0, Rd, C7, CRm, Op2 MCR P15, 0, Rd, C9, c0, Op2 MRC P15, 0, Rd, C1, CRm, Op2 MRC P15, 0, Rd, C7, CRm, Op2 MRC P15, 0, Rd, C9, c0, Op2 高速缓冲区和写缓冲区 * 快速上下文切换技术 快速上下文切换技术通过修改系统中不同进程的虚拟地址，避免在进行进程间切换时造成的虚拟地址到物理地址的重映射，从而提高系统的性能。 快速上下文切换技术 * 快速上下文切换技术原理（FCSE） 如果两个进程占用的虚拟地址空间有重叠，系统在这两个进程之间进行切换时，必须进行虚拟地址到物理地址的重映射，包括重建TLB ，清除cache，整个工作需要带来巨大的系统开销。而快速上下文切换技术的引入避免了这种开销。 FCSE位于CPU和MMU之间，他的责任就是将不同进程使用的相同的虚拟地址映射为不同的虚拟空间，使得在上下文切换时无需重建TLB等。 如果两个进程使用了同样的虚拟地址空间，则对CPU而言，两个进程使用了同样的虚拟地址空间，FCSE机构对各个进程的虚拟地址进行变换，这样系统中除了CPU之外的部分看到的是经过上下文切换机构变换后的虚拟地址。 快速上下文切换技术 * 快速上下文切换技术原理 在ARM系统中，4G的虚拟地址空间被分成128个进程空间块，每个空间块中可以包含一个进程，该进程可以使用的虚拟地址空间为0～0x01ff’ffff。 编号为I的进程空间块中的进程实际使用的虚拟地址空间为： （I*0x0200’0000）～（ I*0x0200’0000 +0x01ffffff） 快速上下文切换技术 * * SROM means ROM or SRAM type memory * 与MMU有关的寄存器包括 C1中的某些位、C2、C3、C4、C5、C6、C8、C10 * 提纲 1 3 2 4 ARM存储系统概述 快速上下文切换技术 高速缓冲区和写缓冲区 ARM存储器管理单元 第五章 ARM存储系统 * ARM存储系统概述 与其他中低档单片机不同，ARM处理器中一般都包含一个存储器管理部件，用于对存储器的管理。 为了适应不同的嵌入式应用， ARM存储系统的体系结构存在很多差别。简单的可以使用向单片机系统中使用的平板式地址映射机制即可；而一些复杂的系统中则可能包含多种技术来提供功能强大的存储系统。 ARM存储系统概述 * ARM所使用的存储系统技术 系统中可能包含多种类型的存储器件，如FLASH、ROM、SDRAM、SRAM等；而且不同类型的存储器件要求不同的速度、数据宽度等； 通过CACHE和WRITE BUFFER技术缩小处理器和存储系统速度差别，从而提高系统性能； 内存管理部件使用内存映射技术实现虚拟空间到物理空间的映射。 引入存储保护机制，增强系统的安全性； 引入一些机制保证I/O操作映射成内存操作后，各种I/O操作能够得到正确的结果。 ARM存储系统概述 * S3C44B0X存储器组织示意图 ARM存储器管理单元