计算机组成原理22778.docVIP

指令流和数据流：取指周期中从内存读出的信息流是指令流。，它流向控制器。而在执行器周期中从内存读出的信息流是数据流。计算机使用的信息中有指令和数据，若某字代表要处理的数据是数据字。若某字为一条指令是指令字。 概括地址映射法式的三种类型： 全相联映射方式 ?(1) 将地址分为两部分（块号和字），在内存块写入Cache时，同时写入块号标记； (2) CPU给出访问地址后，也将地址分为两部分（块号和字），比较电路块号与Cache 表中的标记进行比较，相同表示命中，访问相应单元；如果没有命中访问内存，CPU 直接访问内存，并将被访问内存的相对应块写入Cache 直接映射方式 利用行号选择相应行； 把行标记与CPU访问地址进行比较，相同表示命中，访问Cache如果没有命中，访问内存，并将相应块写入Cache Cache分组，组间采用直接映射方式，组内采用全相联的映射方式 Cache分组U，组内容量V 映射方法（一对多）q= j mod u ，主存第j块内容拷贝到Cache的q组中的某行 地址变换设主存地址x，看是不是在cache中，先y= x mod u，则在y组中一次查找”向前”或定向传送技术）。控制相关（延时转移法，转移预测法） 选择型和多路型DMA控制器在结构上的特点： 1`选择型DMA控制器它在物理上可以连接多个设备，在某一段时间内只能为一个设备服务。2`选择型DMA控制器不适用于慢速设备。但多路型DMA控制器却适用于同时为多个慢速外围设备服务。3`多路型DMA控制器在逻辑上也可以为外围设备同时工作，各设备以字节交叉方式通过DMA控制器进行数据传送4`由于多路型DMA控制器同时要为多个设备服务，则对应多个DMA通路，在控制器内部就有多少组寄存器用于存放各自的转送数据。 DRAM和SRAM的不同： 1）DRAM增加了行地址锁存器和列地址锁存器。2）DRAM增加了刷新计数器和相应的控制电路。 判断有冲突的读写控制 1）如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和CE R之间进行判断来选择端口（CE判断）。2）如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口（地址有效判断）｛注~CE上都有非号｝ cache写操作策略： 1）写回法。写回法要求：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。如果CPU写cache未命中，为了包含欲写字的主存块在cache分配一行，将此块整个拷贝到cache够对其进行修改。2）全写法。全写法要求：当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容一致性。全写法是写cache与写主存同步进行，优点是cache中每行无需设置一个修改位，以及相应的逻辑判断。缺点是cache对CPU向主存的写操作无高速缓冲功能，降低了cache的功效。3）写一次法：写一次法是基于写回法并结合全写法的策略：写命中与未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。 MOV指令的指令周期~： 取址周期：1）程序计数器PC中装入第一条指令地址101（八进制）； 2）PC的内容被放到指令地址总线ABUS（I）上，对指令进行译码，并启动读命令； 3）从101号地址读出的MOV指令通过指令总线IBUS装入指令寄存器IR； 4）程序计数器内容加1，变成102，为取下一条指令做好准备； 5）指令寄存器中的操作码（OP）被译码 6）CPU识别出是MOV指令，至此，取址周期即告结束。 执行指令阶段（执行周期）： 操作控制器（OC）送出控制信号到通用寄存器，选择R1（10）作源寄存器，选择R0作目标寄存器； OC送出控制信号到ALU，指定ALU做传送操作； OC送出控制信号，打开ALU输出三态门，将ALU输出送到数据总线DBUS上。注意，任何时候DBUS上只能有一个数据。 OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）； OC送出控制信号，将DR中的数据10打入到目标寄存器R0，R0的内容由00变为10.至此，MOV指令执行结束。 水平型微指令与垂直型微指令的比较： 水平型微指令并行操作能力强，效率高，灵活性强。在一条垂直型微指令中，一般只能完成一个操作，控制一两个信息传送通路，因此微指令的并行操作能力低，效率低。 水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。水平型微指令的微命令一般直接控制对象，而垂直型微指令要经过译码，会影响速度。 由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型相反。 水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。水平型微指令与机器指令差别很多大，一般需要对机器的结构、数据通路、时序系