片上网络FIFOs 内建自测试方法的研究[J].docVIP

片上网络FIFOs的内建自测试方法研究* 赵建武，师奕兵，王志刚 （电子科技大学自动化工程学院　成都　610054） 摘　要：片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型，在此基础上，提出了一种基于可测性设计技术并且具有线性计算复杂度O(n)的FIFOs测试算法，论述了一种新颖的复用片上网络、共享内建自测试（BIST）结构对片上网络路由器FIFOs并行测试的方法。实验数据分析表明这种测试方法具有较高的故障覆盖率、较小的测试时间和片上资源开销。 关键词：微系统芯片; 片上网络; FIFOs; 内建自测试; 可测性设计 中图分类号：TN407　　文献标识码：A　　国家标准学科分类代码：510.1035 Research on BIST test method for network-on-chip FIFOs Zhao Jianwu, Shi Yibing, Wang Zhigang （School of Automation Engineering, University of Electronic Science and Technology of China, Chengdu 610054）Abstract：Network-on-chip has recently emerged as a unification of current trends of on-chip data communication infrastructure for complex system-on-chip. Any new design methodology will only be widely adopted if it is complemented by efficient test mechanism. In this paper, we describe the functional model of FIFOs used in NoC routers and propose a novel FIFOs test algorithm based on design for testing technique to reduce the test complexity to O(n). We discuss a method of progressive reuse of the on-chip network to transport test data and sharing built-in self-test circuit to test the router FIFOs under test. Experiment results show that the method has the advantage of high fault coverage, short test time and low chip area overhead. Key words：system-on-chip; network-on-chip; FIFO; built-in self-test; design for testing 1　引　　言 微系统芯片（system-on-chip）的设计技术在近几年得到了飞速的发展，片上网络（network-on-chip）在可复用性和可扩展性等方面都要优于总线等传统片上互连结构[1]，基于片上网络的微系统芯片测试技术的研究正受到越来越多的重视。 片上网络路由器中的FIFOs在芯片面积开销中占相当大的比例，具有数量多、位置分散和测试数据存取困难的特点，如果每个FIFOs使用独立的内建自测试结构，芯片面积开销太大。March测试算法是目前使用最为广泛的一种存储器测试算法，由于FIFOs特殊的读写控制，要用March测试算法对FIFOs进行测试必须满足2个约束条件：1）存储单元的单序读写操作，每个March元只能使用升序读写操作；2）一个March元最多包含一个读操作和一个写操作序列。其他具有非线性复杂度的测试算法虽然具有理论研究意义，但测试时间太大无法在实际芯片测试中使用。在以前对片上网络路由器FIFOs的测试研究中[2]，通常使用基于SRAM的移位型FIFOs的功能模型和功能故障模型，采用分布式内建自测试结构，BIST控制器、测试激励生成器和多输入特征分析器（MISR）被所有FIFOs共享，路由器中每个FIFO有独立的本地测试响应分析器，测试输入数据通过并串转换传送到被测FIFOs，测试响应压缩为单序列输入多输入特征分析器。但是移位型FIFOs的存取速度慢，数据分组