片上网络FIFOs 内建自测试方法的研究[J].docVIP

片上网络FIFOs 内建自测试方法的研究[J].doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
片上网络FIFOs的内建自测试方法研究* 赵建武,师奕兵,王志刚 (电子科技大学自动化工程学院 成都 610054) 摘 要:片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算复杂度O(n)的FIFOs测试算法,论述了一种新颖的复用片上网络、共享内建自测试(BIST)结构对片上网络路由器FIFOs并行测试的方法。实验数据分析表明这种测试方法具有较高的故障覆盖率、较小的测试时间和片上资源开销。 关键词:微系统芯片; 片上网络; FIFOs; 内建自测试; 可测性设计 中图分类号:TN407  文献标识码:A  国家标准学科分类代码:510.1035 Research on BIST test method for network-on-chip FIFOs Zhao Jianwu, Shi Yibing, Wang Zhigang (School of Automation Engineering, University of Electronic Science and Technology of China, Chengdu 610054)Abstract:Network-on-chip has recently emerged as a unification of current trends of on-chip data communication infrastructure for complex system-on-chip. Any new design methodology will only be widely adopted if it is complemented by efficient test mechanism. In this paper, we describe the functional model of FIFOs used in NoC routers and propose a novel FIFOs test algorithm based on design for testing technique to reduce the test complexity to O(n). We discuss a method of progressive reuse of the on-chip network to transport test data and sharing built-in self-test circuit to test the router FIFOs under test. Experiment results show that the method has the advantage of high fault coverage, short test time and low chip area overhead. Key words:system-on-chip; network-on-chip; FIFO; built-in self-test; design for testing 1 引  言 微系统芯片(system-on-chip)的设计技术在近几年得到了飞速的发展,片上网络(network-on-chip)在可复用性和可扩展性等方面都要优于总线等传统片上互连结构[1],基于片上网络的微系统芯片测试技术的研究正受到越来越多的重视。 片上网络路由器中的FIFOs在芯片面积开销中占相当大的比例,具有数量多、位置分散和测试数据存取困难的特点,如果每个FIFOs使用独立的内建自测试结构,芯片面积开销太大。March测试算法是目前使用最为广泛的一种存储器测试算法,由于FIFOs特殊的读写控制,要用March测试算法对FIFOs进行测试必须满足2个约束条件:1)存储单元的单序读写操作,每个March元只能使用升序读写操作;2)一个March元最多包含一个读操作和一个写操作序列。其他具有非线性复杂度的测试算法虽然具有理论研究意义,但测试时间太大无法在实际芯片测试中使用。在以前对片上网络路由器FIFOs的测试研究中[2],通常使用基于SRAM的移位型FIFOs的功能模型和功能故障模型,采用分布式内建自测试结构,BIST控制器、测试激励生成器和多输入特征分析器(MISR)被所有FIFOs共享,路由器中每个FIFO有独立的本地测试响应分析器,测试输入数据通过并串转换传送到被测FIFOs,测试响应压缩为单序列输入多输入特征分析器。但是移位型FIFOs的存取速度慢,数据分组

文档评论(0)

liyxi26 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档