基于VHDL数字电子硬件系统设计.pptVIP

四选一电路 library ieee; use ieee.std_logic_1164.all; entity a4 is port( input : in std_logic_vector(3 downto 0); sel : in std_logic_vector(1 downto 0); y : out std_logic); end a4; architecture rtl of a4 is begin process(input,sel) begin if (sel=00) then y=input(0); elsif (sel=01) then y=input(1); elsif (sel=10) then y=input(2); else y=input(3); end if; end process; end rtl; 四选一电路 entity mux4 is port(i0,i1,12,13,a,b: in std_logic; q: out std_logic); end mux4; architecture rtl of mux4 is siganl sel:std_logic_vector(1 downto 0); begin sel=b a; q=i0 when sel=00 else i1 when sel=01 else i2 when sel=10 else i3 when sel=11 else X; end rtl; 三态门 三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路 高阻态相当于隔断状态。 三态门都有一个EN控制使能端，来控制门电路的通断。 可以具备这三种状态的器件就叫做三态(门,总线,......). 举例来说： 　　内存里面的一个存储单元，读写控制线处于低电位时，存储单元被打开，可以向里面写入；当处于高电位时，可以读出，但是不读不写，就要用高电阻态，既不是＋5v，也不是0v 　　计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的， 　　比如说，他不够富有 但是他也不一定穷啊，她不漂亮，但也不一定丑啊， 　　处于这两个极端的中间，就用那个既不是＋ 也不是―的中间态表示， 叫做高阻态。 　　高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值. 　　高阻态的重要作用就是I/O(输入/输出)口在输入时读入外部电平用. 三态门的应用 一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，除了有这两种状态以外还有一个高阻态，就是高阻抗（电阻很大，相当于开路）。 如果你的设备端口要挂在一个总线上, 必须通过三态缓冲器. 因为在一个总线上同时只能有一个端口作输出, 这时其他端口必须在高阻态, 同时可以输入这个输出端口的数据. 所以你还需要有总线控制管理, 访问到哪个端口, 那个端口的三态缓冲器才可以转入输出状态. 这是典型的三态门应用, 如果在线上没有两个以上的输出设备, 当然用不到三态门, 而线或逻辑又另当别论了. 三态门 总线缓冲器 总线缓冲器在总线传输中起数据暂存缓冲的作用。其典型芯片有74LS244和74LS245 。 74LS244是一种8位三态缓冲器，可用来进行总线的单向传输控制。 74LS245是一种8位的双向传输的三态缓冲器，可用来进行总线的双向传输控制，所以也称总线收发器。  总线缓冲器 总线的控制要求： 总线作为计算机系统中各部件的公共信息传输通道，当系统运行时各个部件均挂在总线上，但这些部件的工作情况并不完全一样，有的部件可作为信号源向总线发送信息，有的部件可作为接收器件从总线接收信息。数据或信息代码是用电位的高低来表示的，在某一时刻若有几个部件同时向总线发送数据，则总线上的情况就成为不确定的了，电路也可能被烧毁。由于这个原因，在同一时刻只能允许一个部件向总线发送数据。对于数据的接收就没有上述限制，可以允许一个部件或多个部件同时接收数据。 总线的控制方法：为控制接在总线上的某些部件能根据需要，在电气连接上与总线“脱开”，不影响其他部件的工作，可以在器件内部设置三态缓冲器。数据通过三态缓冲器再送入总线，当三态缓冲器处于低阻状