高速数字电路设计及EMC设计84636.pdf

高速数字电路设计 及EMC 设计 1 目 录 1. 高速数字电路设计 5 1.1 何谓高速数字信号？ 5 1.2 微带线、带状线的概念 5 1.2.1 微带线（Microstrip ） 5 1.2.2 带状线（Stripline ） 6 1.2.3 经验数据 6 1.2.4 同轴线（coaxial cable ） 6 1.2.5 双绞线（twisted-pair cable ） 7 1.2.6 等间隔的电容负载的影响 7 1.3 常见高速电路 8 1.3.1 ECL （Emitter Coupled Logic ）电路 8 1.3.2 CML （Current Mode Logic ）电路 9 1.3.3 GTL （Gunning Transceiver Logic ）电路 10 1.3.4 BTL （Backplane Transceiver Logic ）电路 10 1.3.5 TTL （Transistor Transistor Logic ）电路 11 1.3.6 模数转换电路—线接收器 12 1.4 常见电路匹配措施 12 1.4.1 反射 12 1.4.2 终端匹配 13 1.4.3 始端匹配 15 1.5 高速电路设计一般原则和调试方法 16 1.5.1 同步逻辑设计 16 1.5.2 了解选用器件的输入、输出结构，选用恰当的匹配电路；在考虑节省功耗，电路 又 能容许的情况下，可适当地引入失配。 19 1.5.3 对极高速率（300MHz 以上）的信号，一般建议选用互补逻辑，以降低对电源的要 求。 19 1.5.4 了解每一根高速信号电流的流向（电流环） 19 1.5.5 信号的布线、电源和地层的分割，是否符合微带线、带状线的要求？高速信号要 有回路地相配（不是屏蔽地） 19 1.5.6 电源滤波 19 1.5.7 对很高速度的信号要估算其走线延迟。 19 1.5.8 在满足速度要求的前提下，尽量选用工作速率低的器件。 19 1.5.9 差分线尽量靠近走线 19 1.5.10 测试方法：选择有 50 Ω输入的高速示波器，一般自制一个探头，测量点应尽量靠 近所观察的位置或者需要该信号的实际位置。一般不建议测输出端的信号波形，与实际 2 使用的位置有一定差别。 19 1.5.11 ringing, crosstalk, radiated noise —— 数字系统的三种噪声 19 1.5.12 数字信号的绝大部分能量（功率谱密度）集中在 fknee 之内 19 1.5.13 延时：FR4 PCB ，outer trace: 140~180 ps/inch inner trace: 180 ps/inch 20 1.5.14 集总参数与分布参数系统 20 1.5.15 互感、耦合电容的作用（干扰） 20 1.5.16 ECL 电路的上升时间、下降时间的计算 20 1.5.17