适用于10bit_100MSPS流水线ADCsubADC研究与设计.pdfVIP

摘要 摘 要 全球数字化视频信号处理及便携式通信技术等领域的快速发展，促使高性能 A/D转换器的研究成为当务之急。基于对10-bit100MSPSPipelinedCMOSADC系 统结构的分析研究，结合系统性能确定了子ADC的指标要求，详细讨论并设计了 子ADC单元模块的设计，包括预放大锁存比较器，参考电阻串和时钟控制编码电 路。 首先，根据第一级2.5位/级，中间五级1.5位/级，最后一级3位/级的七级流 水线ADC系统结构分析，并结合预期总体性能指标，分析了系统对子ADC的指 标限制。 其后，在具体的子ADC设计中，对比各比较器类型的优缺点，并基于预放大 锁存快速比较理论，提出一种新型高速低功耗预放大锁存比较器电路拓扑;根据 ADC系统所允许的参考电压最大波动限制，在回馈噪声对输入参考电平的影响和 功耗之间折衷，确定优化的参考电阻串阻值;根据不同级精度的编码要求，设计 出时钟控制编码电路。在具体电路设计中，不仅充分考虑了噪声、失调和失配等 非理想因素，而且在实现系统对子ADC的指标限制前提下，降低了功耗。 然后，应用典型。.35pm/3.3V硅CMOS工艺模型，通过C