微处理器系统结构与嵌入式系统-第三章.ppt

并行存储器 4体交叉存储器 片选及字选译码有什么特点？ 双端口存储器 每个基本存储单元可存放1个bit RAM芯片中的基本存储单元 RAM芯片的组成和结构 内（主）存储器的基本结构 主（内）存储器的基本结构 存储芯片 → 存储模块 → 主存储体（器） 基本存储单元矩阵＋芯片内部接口电路 静态RAM的六管基本存储单元 集成度低，但速度快，价格高，常用做Cache。 T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。 如A点为数据D，则B点为数据/D。 T1 T2 A B T3 T4 +5V T5 T6 行选择线有效（高电 平）时，A 、B处的数据信息通过门控管T5和T6送至C、D点。 行选择线 C D 列选择线 T7 T8 I/O I/O 列选择线有效（高电 平）时，C 、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。 动态RAM的单管基本存储单元 集成度高，但速度较慢，价格低，一般用作主存。 行选择线 T1 B 存储电容C A 列选择线 T2 I/O 电容上存有电荷时，表示存储数据A为逻辑1； 行选择线有效时，数据通过T1送至B处； 列选择线有效时，数据通过T2送至芯片的数据引脚I/O； 为防止存储电容C放电导致数据丢失，必须定时进行刷新； 动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。） 刷新放大器 读 写 控 制 逻 辑 R/W CE 数 据 缓 冲 器 （三 态 双 向） d0 d1 dN-1 … D0 D1 DN-1 … RAM芯片的组成与结构（一） 该RAM芯片外部共有地址线 L 根，数据线 N 根； 该类芯片内部采用单译码（字译码）方式，基本存储单元排列成M*N的长方矩阵，且有M=2L的关系成立； 字线0 字线M-1 0,0 0,N-1 M-1,0 M-1,N-1 … …… …… 地址译码器 a0 a1 aM-1 … … A0 A1 AL-1 地址寄存器 … … D0 DN-1 位线 0 位线 N-1 存储芯片容量标为“M*N”（bit） D0 DN-1 地址线 数据线 控制线 */42 RAM芯片的组成与结构（二） 该RAM芯片外部共有地址线 2n 根，数据线 1 根； 该类芯片内部一般采用双译码（复合译码、重合选择）方式，基本存储单元排列成N*N 的正方矩阵，且有M =22n =N2 的关系成立； 0,0 0,N-1 N-1,0 N-1,N-1 … … … D0 D0 DN-1 DN-1 … Y0 YN-1 Y 地 址 译 码 器 Y 地 址 寄 存 器 … … An An+1 A2n-1 X地址译码器 X0 X1 XN-1 … … A0 A1 An-1 X地址寄存器 … D D 数 据 缓 冲 器 （三 态 双 向） D0 读写控制 存储芯片容量标为“M*1”（bit） 数据线 控制线 地址线 */42 静态RAM芯片的引脚特性 从三总线的角度看： 1. 地址线数目A、数据线数目D与芯片容量（M×N）直接相关： 2A=M D=N 2. 控制信号应包括：片选信号和读/写信号 所以，6264容量： 213×8＝8K×8 可见6264为RAM芯片 7 半导体存储芯片的主要技术指标 一. 存储容量 二. 存取速度 三. 功耗 四. 可靠性 五. 成本 注意存储器的容量以字节（B）为单位，而存储芯片的容量以位（b）为单位。 即存取时间，以ns为单位，也可用存取时间Ta、存取周期Tm和存储器带宽Bm等表示。 可用平均故障间隔时间来衡量。 以mW/芯片或μW/单元为单位 存储容量单位 1 kilobyte KB = 1000 (103) Byte 1 megabyte MB = 1 000 000 (106) Byte 1 gigabyte GB = 1 000 000 000 (109) Byte 1 terabyte TB = 1 000 000 000 000 (1012) Byte 1 petabyte PB = 1 000 000 000 000 000 (1015) Byte 1 exabyte EB = 1 000 000 000 000 000 000 (1018) Byte 1 zettabyte ZB = 1 000 000 000 000 000 000 000 (1021) Byte 1 yottabyte YB = 1 000 000 000 000 000 000 000 000 (1024) Byte 1 nonabyte NB = 1 000 000 000 000 000 000 000 000 000 (1027) Byte