应用于同步加速器时序控制片上可编程系统设计.pdfVIP

第32卷第lO期 核 技 术 V01．32．No．10 October 2009年10月 NUCLEAR 2009 TECHNIQUES 应用于同步加速器时序控制的片上 可编程系统的设计 林飞宇1’2乔卫民1王彦瑜1郭玉辉1 1(中国科学院近代物理研究所兰州730000) 2(中国科学院研究生院北京100049) 摘要同步加速器对控制信号的时间约束要求非常严格，时序控制是加速器控制系统中十分重要的环节。在 作完全集成在FPGA内实现，省去专用ARM芯片。其最高工作频率可达185MHz，硬件资源消耗不到4％。 片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置。SOPC技术在加速器物理以 及其他领域有着非常广泛的应用前景。 关键词同步加速器，时序控制，FPGA，uClinux，SOPC 中图分类号TP273 IonResearch at HIRFL-CSR(Heavy Facility Ring)是国家“九五”大科序控制模块稳定性提高。 Lanzhou．CoolingStorage 学工程。HIRFL-CSR装置由注入器、束运线、主环 (CSRm)、实验环(CSRe)及连接主环与实验环的次级 放射性束流线(RIBLL2)等部分组成，总长约500in。 是一个集加速、累积、冷却、储存、内，夕}、靶实验及 高分辨粒子探测装置于一体的大型实验装置，其系 统结构见图IoHlRFL-CSR的控制系统复杂且庞大， 其中时序控制是很关键的部分。 目前，时序控制大都采用FPGA+ARM+Linux+ DSP的体系结构。ARM+Linux主要负责与前端服 务器的数据和参数的交换，FPGA和DSP主要负责 桥接以及具体控制操作。Altera公司的Nios．II处理 器技术给我们提供了在FPGA内部实现片上可编程 On aProgrammable 系统SOPC(System Chip)的便 利。SOPC是一种特殊的可编程嵌入式系统，它既 是片上系统(soc)，由芯片完成整个系统的主要逻 辑功能；又是可编程系统，设计方式灵活，可裁减、 图1 HIRFL-CSR布局图 oftheHIRFL-CSR 扩充、升级，能大幅提高系统的稳定性和灵活性， Fig．1Topology system． 缩短开发周期。本文基于Altera公司的Nios-II可配1 CSR典型的时序控制结构 置软核和uClinux操作系统，成功地在FPGA内部 实现了片上可编程系统，该系统的硬件处理器系统 块是HIRFI_正SR控制系统采用较多的结构之一。 和操作系统都可裁剪、可重配置，可完全代替目前 国家‘．九五”大科学工程——兰州重离子加速器冷却储存环(髓tFI，CSR)项目资助 第一作者：林飞字，男。1982年出生。博士研究生，从事数字信号处理及加速器自动控制系统的研究与研制工作 收稿日期：2009-07-08，修回日期：2009-09-17 万方数据 核 技 术 第32卷 踢轨系统要求引出不同能量的束流，且CSRm的外围设备(存储、接口及功能模块)构成。其硬件框