基于VXI 总线射频多路转接器模块研究与设计.docVIP

基于VXI总线的 转接器模块的研究与设计 徐 鑫, 吕炳朝, 康 波 （电子科技大学自动化工程学院, 四川 成都 610054） 摘要：基于VXI总线用一块FPGA实现VXI总线接口转换，进而控制继电器的开关状态。经测试表明，该模块工作稳定，能够有效地实现射频信号的多路切换功能。 1 引言 在测控系统中，射频多路转接器应用非常广泛。基于总线的模块，采用公司的系列的实现寄存器基接口电路和部分功能电路射频多路转接器为直至GHz的高频和脉冲信号提供宽带转接能力利用它们可在被测件与信号发生器、示波器、频谱分析仪、放大器或接收机之间构成测试信号通路。 基于总线的模块组成与概述 21 系统结构与概述 该射频多路转接器模块为单槽、Ｃ尺寸、寄存器基器件，整体结构如图１所示。 HP-IB总线；2、VXI总线；3、数据总线；4、地址总线；5、总线控制线； 6、继电器阵列控制线； 7、继电器驱动线； 8、继电器状态回读线； 9、继电器输出接口 图1 系统原理图 由图可以看出，模块由接口电路和功能电路两部分组成。接口部分实现初始化自检、地址译码、配置寄存器寄存器基器件接口功能。接口电路接收总线的读写命令，完成数据传输，并通过对寄存器的读写，产生控制信号操作功能电路接口电路全部在公司的系列的可编程内实现。输出的控制信号，通过， 接口电路工作原理 接口电路的实现 对于寄存器基器件，要求接口电路具有如下：①具有总线地址译码能力，能译码16位总线地址，并能根据需要扩展到24位或32位；具有16位数据的传送能力并能根据功能进行相应的扩展。②内部寄存器分别为配置寄存器寄存器。③能对总线的数据传输仲裁和应答。④中断请求，外部跳线设置中断级别，向总线发中断请求信号，完成中断菊花链的传递，并将逻辑地址数据线上接口电路的功能一片可编程逻辑器件（）完成采用公司的系列芯片实现。系列的有着较低的功耗，在5电压下工作时，其输出高电平最小为24V，输出低电平最大为045V；管脚处于高阻态时，漏电流为－40～40μ；商业级芯片的操作环境温度为0～85°；°C，环境温度为40°C时，最大功耗max＝5625W,完全能够满足总线对接口芯片的要求。实现初始化自检、地址译码、配置寄存器寄存器基器件接口功能1）设计输入采用文本输入方式。（2）编译。主要完成器件的选择与适配，逻辑综合及器件的装入，延时信息的提取等。（3）仿真。主要用于检验输入与输出是否满足期望的逻辑关系，观察仿真波形是否出现毛刺。（4）时序分析。用于确定期间引脚上的建立时间与保持时间要求，以及关键路径的传播延时。（5）器件编程。用EPROM或编程电缆将仿真验证的配置文件写入FPGA。（6）在线校验。给系统加入实际激励测试，检验是否完成期望的功能。以上每个步骤如果出现错误现象，则需要重新回到设计输入阶段，改正错误输入调整电路，重复上述过程，知道满足希望的要求为止。2所示。 FLEX 10K10有EPF10K10LC84(PLCC封装)、EPF10K10TC144(TQFP封装)、EPF10K10QC208(PQFP封装)三种 类型。在选用器件时，应根据电路设计的需要选择合适的器件类型及封装,然后在Floorpan Editor中进行管脚分配。CPLD或FPGA器件中均有一些引脚只能作输入脚,不能作输出脚,在进行引脚分配时要特别注意。FLEX系列的CPLD支持在线编程, 电路调试时可通过下载电缆将程序下载到器件中[2]。调试完毕后可将程序烧写到EPC1441存储器中,以在上电时由它来完成对器件的程序加载。 2.2.2 初始化复位 根据VXI总线时序,在电源接通后,背板总线上的信号应由低变高，使信号由高变低启动模块复位自检过程。根据VXI 总线协议，模块复位自检应包括配置寄存器和操作寄存器的初始化和功能电路的初始化。初始化时只需根据需要将内容写入寄存器或锁存在相应的D触发器即可。 2.2.3 模块和寄存器译码 VXIbus 寄存器基模块通常作为从模块通过读写寄存器与主模块通信。参与译码和读写模式控制的信号线有：A01～A15，AM0～AM5，，，，等。模块和寄存器译码方式有两种,一种是递进式译码，另一种是直接译码。由于器件内部逻辑电路的设计采用VHDL语言来描述，所以，采用直接译码的方式比较方便[4]。即根据地址线A01～A15上的逻辑值一次性确定是否访问本模块以及访问哪个寄存器，从而选通相应的寄存器。直接译码在综合时比递进方式使用了较少位数的计数器,而且省掉了多路选择器和锁存器,因而更能节约片内资源,提高工作速度。，，A01，，AM0～AM5控制寄存器的读写模式，由于模块采用A16、D16 非特权访问模式,且总是读写字节(0～1) ,因而上述位的有效状态为：=低, =低,A01=低, =高,AM=29H或2