时钟抖动和相位噪声对采样系统的影响.pdfVIP

维普资讯 系统的性能大多取决于时钟抖动规范， 所以仔细评估是非常重要的。 时钟抖动和相位噪声对采样 系统的影响 作者BradBrannon，AnalogDevicesInc 随着直接中频采样的更高分辨力数据转换器 时对输入信号进行采样方面产生不确定性。随机 的上市，系统设计师必须对低抖动时钟电路做出 抖动具有高斯分布特征；事件的均方根时间值或 有助于性能与成本折衷的抉择。制造商用来规定 标准偏差可确定这种随机抖动。虽然有几种直接 时钟抖动的很多传统方法并不适用于数据转换器， 测量时钟抖动的方法，但在测量亚皮秒定时变化 或者说，充其量也只能反映问题的一部分。如果对 时，时钟稳定性的要求愈发严格，所以需要采用间 时钟电路的规范和设计没有恰当的了解，你就不 接的测量方法。 能实现这些数据转换器的最佳性能。 从数据转换器的角度来看，编码带宽可扩展 如果明智地选择时钟，一份简单的抖动规范 到数百兆赫。在考虑构成数据转换器时钟抖动的 几乎是不够的。而重要的是，你要知道时钟噪声的 噪声的带宽时，其范围是从直流直到编码的带宽， 带宽和频谱形状，才能在采样过程中适当地将它 这远远超过制造商常常当作标准时钟抖动测量值 们考虑进去。很多系统设计师对数据转换器时钟 引用的12kHz～20MHz典型值。由于与抖动有 的相位噪声和抖动要求规定得不够高，几皮秒的 关的是宽带转换器噪声增大，所以只要观察数据 时钟抖动很快就转换成信号路径上的数分贝损耗。 转换器噪声性能的下降，就可很方便地评估时钟 相反，有些设计师仅仅因为不清楚时钟噪声 抖动。公式1可确定由于时钟抖动而产生的信噪比 会对转换器、最终对他们的产品性能产生何种影 (SNR)极限： 响，可能会为一个昂贵的时钟源付出过多。要注意 SNR=一20log(2KFANALOGtlITTER )dB． (1) 的是，最昂贵的时钟发生器并不总是带来最佳的 式中，f为模拟输入频率，t为抖动率。求解t 系统性能。许多折衷方案均与时钟抖动、相位噪声 则公式1变为公式2。如果已知工作频率和SNR要 和转换器性能有关。一旦你了解了这些折衷方案， 就能以最低的成本为应用系统选择最佳的时钟。 对于中频采样系统和射频采样系统来说，编 码源的功能与其说像一个时钟，倒不如说更像一 个本地振荡器。很多设计师都希望制造商在频域 内规定时钟要求，就像他们制作射频合成器时所 做的那样。尽管很难给出时钟抖动和相位噪声之 间的直接相关性，但是，仍然有一些指导原则适用 于根据时钟抖动或相位噪声来设计和选择编码源。 数据转换器的主要 目的要么是由定期的时间 采样产生模拟波形，要么是由一个模拟信号产生 、＼、 № 一 DEBAN。 系列定期的时间采样。因此，采样时钟的稳定性 一 — 是十分重要的。从数据转换器的角度来看，这种不 图1，频域的时钟抖动具有一个相对尖锐的相邻分量 (裙)，以 稳定性，亦即随机的时钟抖动，会在模数转换器何 及一个幅度低得多的宽带分量。 EDNCHINA 2005．03 ednchinac0m