Timing分析——SI中最关键因素.docVIP

Timing分析——SI中最关键因素 文章来源：SMT设备 　　在SI的分析中虽然有像反射、串扰、地弹、时序(当然把时序归为SI分析有点勉强)的分析，但我认为最为关键的是时序的分析，因为对于使用CADENCE/SPECCTRAQUEST的分析工具，在时序的分析计算中，就可以把反射、串扰、地弹对飞行时间所造成的影响都考虑进去了。所以在对系统的SI分析中，只要你以时序分析作为主要分析链，并保持一定的time margin, 系统就能够按你所设计的速度正常运行。 　　《一》模型篇 　　当然不管你要进行什么分析，一定得依赖于模型，对于模型又有以下最常见的几种： 　　------SPICE(Simulation Program with Integrated Circuit Emphasis)发展最早，在集成电路业界已成为模拟晶体管级电路描述的非正式标准。它基于晶体管和二极管特性参数建模，故运算量特别大，运算特别耗时(可能要几天)，因此用户需要在仿真精度和运算耗时之间折中。SPICE模型一般不支持耦合线(或损耗线)的仿真，而这正是高速电路设计中信号完整性仿真的关键因素。所以在它的应用领域中，大多数只用于对电路原理方面的仿真，但对于像PCB板级仿真就显得力不从心了。 　　-------IBIS(Input/Output Buffer Information Specification)模型是反映芯片驱动和接收电气特性的一种国际标准。它基于V-I曲线，对I/O Buffer快速建模，它提供一种标准的文件格式来记录诸如激励源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的系统级计算与仿真。IBIS是一个简单的模型，计算量小，速度快，精度高，已被广泛选用。但它也只用在像对于信号在传输线上传输的这样一个过程进行分析(如PCB、MCM)。对于像电路原理方面的仿真也就不适用了。 　　------ VHDL-AMS是针对模拟和混合信号行为的建模语言。它是一个相对较新的标准，还没有广泛的模型开发器基础，也不被很多模拟器支持。在它被广泛地用来作信号完整性仿真之前，模型仿真开发器方面还有很多工作需要完成。 　　-------Quantic EMC 是信号完整性和电磁兼容软件模拟分析工具，是西门子公司专用的电磁兼容分析工具。它可以很方便地进行信号完整性和电磁干扰的仿真，它的功能强大，效率高。 　　-------XTK是Viewlogic公司在高速系统设计领域研发的高性能信号完整性分析工具，它可以准确地分析复杂的印刷电路板及由多块印刷电路板构成的系统的信号质量和传输线延时。XTK是一个串扰分析工具包，其中包含多种分析工具。 　　-------LineSim和BoardSim是HyperLynx公司(PADS Software的子公司)开发的仿真工具。LineSim用在布设设计以前约束布线和各层的参数，设置时钟的布线拓扑结构，选择元器件的速率，诊断并避免信号完整性、电磁辐射及串扰等问题。BoardSim用于布设以后快速地分析设计中的信号完整性、电磁兼容性和串扰问题，生成串扰强度报告，区分并解决串扰问题。 　　但在当今的发展中，对于电路设计以及板级仿真，越来越被业界所公认的是SPICE和IBIS模型。对于IBIS 的优劣点也是比较明显的，如下文所述： 　　IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego通过了Version2.0版，同年12月升级为Version2.1版，1995年12 月其Version2.1版成为ANSI/EIA-656标准，1997年6月发布了Version3.0版，同年9月被接纳为IEC 62012-1 标准，1998年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。 　　IBIS本身只是一种文件格式，它说明在一个标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作： 　　(1)获取有关芯片驱动器和接收器的原始信息源; 　　(2)获取一种将原始数据转换为IBIS格式的方法; 　　(3)提供用于仿真的可被计算机识别的布局布线信息; 　　(4)提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。 　　IBIS是一种简单直观的文件格式，很适合用于类似于Spice(但不是Spice，因为IBIS文