D04EDA-数字钟课件.pptVIP

第五节 多功能数字钟设计 一、第三阶段实验任务：第8周～第11周 用FPGA器件和EDA技术 实现多功能数字钟的设计 二、实验的步骤与要求 熟悉MAX+PLUS II软件的使用； 拟定数字钟的组成框图，划分模块； 采用分模块、分层次的方法设计电路； 各单元模块电路的设计与仿真； 总体电路的设计与仿真； 总体电路的下载与调试。 设计可以采用原理图或HDL语言。 三、实验进度安排 四、自学的内容与学习要求 四、自学的内容与学习要求 了解数字钟的功能要求及设计方法； 了解CPLD/FPGA的一般结构及开发步骤； 掌握MAX+PLUSII软件的使用； 熟悉用FPGA器件取代传统的中规模集成器件实现数字电路与系统的方法。 五、数字钟电路系统的组成框图 时、分、秒计数器的设计 分和秒计数器都是模M=60的计数器 其计数规律为00—01—…—58—59—00… 时计数器是一个24进制计数器 其计数规律为00—01—…—22—23—00… 即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。 构成任意进制计数器的方法 构成多位计数器的级联方法 常用同步计数器芯片 * 一、设计任务 (p239) 五、多功能数字钟的设计举例 六、MAX+Plus II的使用 二、实验的步骤与要求 四、自学内容与学习要求 三、实验进度安排 已