触发器和计数器的应用.pptVIP

一、实验目的 1．掌握触发器的逻辑功能及触发特性。 2．学习计数器的基本结构。 3．掌握中规模计数器的功能及其应用。 74LS74管脚排列图及逻辑图 74LS112管脚排列与逻辑图 74LS90管脚排列与逻辑图 本实验采用的计数器为TTL的74LS90，是一块二-五-十进制异步计数器，74LS90的功能表如下表所示。当R1=R2=P1=P2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2，即二进制的输出与五进制的输入相连，则Q3、Q2、Q1、Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1，即五进制的输出与二进制的输入相连，则Q0、Q3、Q2、Q1输出为十进制（5421BCD码）。 要构成任意进制计数可利用异步清零端或预置端，如M=7的两种电路，计数状态不一样，输出波形占空比不同，见下图。如果计数模值超过10，就需要多块集成电路构成。 三、实验内容 1）异步端SD、RD的功能测试 在双D触发器74LS74中选定一个D触发器，将它的CP及D端置为任意状态，SD和RD接逻辑开关，Q和Q接指示灯，按表6-3改变SD或RD，观察指示灯，记录结果。 2）逻辑功能的测试 在双D触发器74LS74中选定一个D触发器，令它的RD=SD=1