附9(数字系统设计).pptVIP

(3)比较器电路 （A）比较器的输入来自编码器的输出B1至B4的四位数据。 （B）比较器的另外输入来自预置密码电路的输出E1至E4的四位数据。 （C）结果相等时，输出Dep为1；不等时，输出Dep为0。 * 数字系统设计的基本步骤 数字系统设计的一般步骤： 数字系统设计(这里仅对数字系统硬件设计而言)大致可以分为以下几个步骤：系统需求分析、 算法设计、算法描述、系统结构选择、具体设计和系统仿真与验证。 1、系统需求分析 3、算法描述 6、系统仿真与验证 2、算法设计 4、系统结构选择 5、系统具体设计 一、数字系统的模型 3、其它模型 二、数字系统的结构 一、数字系统算法流程图描述 二、算法流程图描述数字系统实例 数字密码引爆器系统设计 设计步骤： 1.系统级分析,确定初步方案; 2.将设计细分,进行模块划分; 3.VHDL描述. 一、数字密码引爆器顶层设计 1.顶层方案设计 系统密码采用三个十进制数字,当三个输入正确，就可引爆； 当输入不正确或密码位数不对时引爆，产生错误，系统报警。 输入电路： （1）开始输入数字密码前，需设置一个READY键，表示电路系统准备就绪，可以输入密码。 （2）当引爆事件发生后，应重新恢复到等待状态，需设置一个WAIT_T键。 （3）若没有正确使用密码，产生报警信号，这时再按READY和WAIT_T键不起作用，必须内部保安人员重新设置到等待状态，需重新设置一个SETUP键。 （4）密码正确输入以后，设置一个引爆按键FIRE （5） 十个数字按键A0-A9作为密码输入，密码采用三位且设置在内部，OSCC为1MHz输入。 输出电路： （1）当密码正确输入并点火后，输出一绿灯信号LT。 （2）当密码操作有误，输出一红灯信号，并伴随报警装置LB鸣叫。 注：在按WAIT_T后进入等待状态，LT、HT和LB皆不工作。 （3）设置一七段显示数码管显示输入的密码数据。 引爆过程如下： （1）按READY键，启动引爆程序—系统处于准备状态。 （2）依次键入三个十进制数字。 （3）若按上述操作正确后，启动FIRE，LT绿灯亮。 按错密码按上述操作时，报警喇叭LB响，RT红灯亮。 （4）引爆正确后，需按WAIT_T键,使系统进入等待状态。 报警状态下，按READY和WAIT_T均不起作用，按另外的内部键SETUP，使系统进入等待状态。 （5）按错密码可在按FIRE前，按READY键重新启动引爆程序。 二、顶层实体的VHDL程序 第一步：为系统建立系统名。 第二步：描述顶层的接口，包括输入信号、输出信号、信号方向、数据类型等。 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY fire_d IS END fire_d; 系统建立系统名 fire_d PORT(A0,A1,A2,A3,A4,A5,A6,A7,A8,A9,WAIT_T:IN std_logic; FIRE,READY,SETUP,OSCC:IN std_logic; LT,RT,LB,A,B,C,D,E,F,G:OUT std_logic); 三、顶层结构体的设计及VHDL实现 从上至下的精神是将系统划分为几个部分，如控制部分和受控部分，受控部分又靠各种模块来实现。 （1） A0-A9十个数字进入系统编码器变成BCD码，并显示 （2）密码是内部设置为Z1、Z2、Z3，它是串行输出，所以用一4乘3选1电路构成。 （3）密码需和键入的BCD码比较，需设一个4比特比较电路。比较结果送入控制器。 至于READY、FIRE等输入信号，可直接送入控制器，由于按键产生引起电平抖动，最好加入同步消抖电路。 由于同步消抖输入是低电平，又由于按键产生是高电平，所以要加入一个反相器。 4乘3选1的地址由计数器控制，计数器由控制器控制。 当WAIT_T有效时,提供WAIT_L信号封锁RS触发器,使LT、RT和LB无效。 系统使用1MHz信号，经过分频得OSC2为1000Hz， 再分频为4Hz（OSC1）提供给系统。 至此顶层模块划分完成，如上图所示。 VHDL结构描述程序如下： ARCHITECTURE fire_d_arc OF fire_d IS COMPONENT se7 IS PORT(A,B,C,D:IN std_logic; E,F,G,H,I,J,K:OUT std_logic); END COMPONENT; COMPONENT kcom IS