CMOS集成电路的设计规则.docVIP

铝栅CMOS 集成电路的设计规则 1. 下面是6微米铝栅CMOS 电路设计规则 最小尺寸 单位：微米 序号 名 称 低压1 3-6V 低压2 3-6V CC4000-1 3-15V CC4000-2 3-18V 1 扩散区 1.1 P+，N+扩散区宽度 6.0 7.5 7.5 7.5 1.2 P+-P+，N+-N+ 间距 6.0 7.5 7.5 7.5 1.3 同电位的P+与N+间距 0 0 0 0 1.4 P阱边缘的P+区环绕宽度 10 10 10 10 1.5 P阱边缘到P+外边缘间距 8.0 7.5 5.0 5.0 1.6 P阱边缘的P+区与外界N+间距 10 10 12.5 12.5 1.7 P阱与P阱间距 20 20 25 25 1.8 隔离区（保护环）宽度 0 0 7.5 10 2 沟道、栅 2.1 沟道长度 6.0 7.5 7.5 7.5 2.2 栅氧化层覆盖源漏 2.0 2.5 2.5 2.5 2.3 栅端超出隔离区长度 0 0 2.5 2.5 2.4 铝条覆盖源漏 2.0 2.5 2.5 2.5 2.5 铝条覆盖栅端 2.0 2.5 2.5 2.5 3. 引线孔 3.1 引线孔尺寸 6.0*6.0 5.0*7.5 7.5*7.5 7.5*7.5 3.2 预刻孔各边比引线孔大 1.0 1.5 1.5 1.5 3.3 孔到扩散区（N+，P+）边缘 2.0 2.5 2.5 2.5 3.4 铝覆盖引线孔（各边） 2.0 2.5 2.5 2.5 4 铝引线 4.1 铝条宽度 8.0 7.5 7.5 7.5 4.2 短距离铝条间距 6.0 7.5 7.5 7.5 4.3 长距离铝条间距 6.0 7.5 7.5 7.5 4.4 内部Vss、VDD铝条宽度（驱动部分除外） 14 15 15 15 5 压焊点（铝） 5.1 压焊铝块大小 120*120 125*125 125*125 125*125 5.2 压焊铝块间距 80 80 80 80 5.3 压焊铝块下到P阱（除VDD）各边间距 4.0 5.0 5.0 5.0 5.4 压焊铝块下到P+或N+间距 16.0 17.5 17.5 17.5 5.5 与周围铝条间距（金丝球焊） 35 35 35 35 5.6 与内侧、两边铝条间距（超声焊） 40 40 40 40 5.7 与外围铝条间距（超声焊） 50 50 50 50 5.8 到划片槽间距（无外包铝条） 70 70 70 70 5.9 压焊铝块比各边钝化孔大 4.0 5.0 5.0 5.0 6 其它 6.1 划片槽宽度 60 60 60 60 6.2 划片槽边缘到内部N+区间距 30 30 30 30 6.3 外包铝条外侧到划片槽间距 70 70 70 70 6.4 图形套刻精度 1.0 1.0 1.0 1.0 6.5 过桥线尽量使用N+电阻连接 6.6 输出端若一定要过桥，必须考虑到串联电阻和输出驱动电流 2 CAD设计倍率关系 内部单位尺寸 0.5μm 1.0μm 2.0μm 2.5μm 5.0μm 10.0μm 放大倍数 2000 1000 500 400 200 100 3. 光刻版次序（铝栅P阱） 序号 低压1 低压2 CC4000-1 CC4000-2 标记 阴阳（黑白） 第一次 P阱 P阱 P阱 P阱 M1 黑 负胶 第二次 磷掺杂(N+) 磷掺杂(N+) 硼掺杂(P+) 硼掺杂(P+) M2 黑 负胶 第三次 硼掺杂(P+) 硼掺杂(P+) 磷掺杂(N+) 磷掺杂(N+) M3 黑 负胶 第四次 栅+预孔 栅+预孔 栅+预孔 栅+预孔 M4 黑 负胶 第五次 VTP调制 VTP调制 VTP调制 VTP调制 M5 黑 负胶 第六次 孔 孔 孔 孔 M6 黑 负胶 第七次 铝引线 铝引线 铝引线 铝引线 M7 白 负胶 第八次 钝化 钝化 钝化 钝化 M8 黑 负胶 4. 光刻版套准次序 M2→M1; M3→M1; M4→M1; M5→ M1; M6→M1; M7→M6; M8→M7 5. MOSFET宽长比的选择 MOS管的宽长比由要求的驱动电流、管子内压降、导通电阻等条件决定。 通常对一般驱动管，宽长比W/L在50-200 对一般逻辑控制管，W/L在5-10 即可。 6. 光刻对位标记 对位标记可依据方便、可靠、习惯选取。早期的对位标记在每块芯片上都有，目前采用在圆片的上下、左右、中心一个，包括调管、电阻、电容、胖瘦标记等测试图形。对位标记一般用“十”字形，胖瘦标