电子学本科毕业设计(论文)前期报告.docVIP

河北工业大学城市学院本科毕业设计（论文）前期报告 毕业设计（论文）题目：基于FPGA的DES加密算法的研究与实现 专业：电子科学与技术 学生信息：学号：075467 姓名： xxx 班级：电技C073 指导教师信息：教师号：02109 姓名：武一 职称：教授 报告提交日期：2011年3月14日 一、毕业设计前期报告要求阐述工作过程，遇到的问题、解决问题的方法、效果、启示，任务书要求进度完成情况 ㈠、课题研究的主要内容 随着通信技术和网络技术的飞速发展，计算机应用渗透到社会生活的各个领域，特别是军事的应用，使人们对于数据传输安全性的要求也随之增强，因此信息安全技术显得格外重要。加密作为信息安全中一个最为有力的武器，正在发挥着重要的作用。 人们提出了很多数据加密算法。基本加密算法有两种：对称密钥加密、非对称密钥加密。其中最著名的对称密钥加密标准是DES（Data Encryption Standard）。 DES算法是一种分组加密算法，以64位分组数据进行加解密，数据加密和解密使用相同的算法结构，只是密钥的使用顺序不同。密钥通常为64位，每个第8位都作奇偶校验，实际密钥长度为56位。DES算法的保密性取决于密钥，选择合适的密钥对明文进行加密和解密运算。DES加密算法在成为加密标准到今天，经历了长期的考验。实践证明DES算法的安全性是能够满足大部分的安全要求的。采用软件方式实现的DES算法会在很大程度上占用系统资源，造成系统性能的严重下降，而DES算法本身并没有大量的复杂数学计算，在加解密过程和密钥生成过程中仅有逻辑运算和查表运算，因而无论是从系统性能还是加解密速度的角度来看，采用硬件实现都是一个理想的方案。 随着微电子技术的发展，可编程逻辑器件由早期的只读存贮器（PROM）1．熟悉EDA 2．环境下现场可编程门阵列FPGA(Field Programmable Gate Array)是最近10年发展起来的新型可编程逻辑器件。由于FPGA器件的功能由逻辑结构的配置数据决定，工作前需要从芯片外部加载配置数据。配置数据存储在片外的EPROM或其它存储体上，人们可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。FPGA与CPLD一起在数字电路中发挥着巨大的作用。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的进一步降低，FPGA还将进入更多的应用领域。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。,对于数据传输安全性的要求也随之增强, 为了解决数据在网络通信中的安全传输问题,因此人们提出了很多数据加密算法。基本加密算法有两种:对称密钥加密、非对称密钥加密。其中,对称密钥加密也叫秘密/ 专用密钥加密,即发送和接收数据的双方必须使用相同的/ 对称的密钥对明文进行加密和解密运算。最著名的对称密钥加密标准是数据加密标准DES。 DES算法是一种分组加密算法，以64位分组数据进行加、解密，数据加密和解密使用相同的算法结构，只是密钥的使用顺序不同。DES加密算法可同时对大量数据进行快速加密。 通常在通信网络的两端，双方约定一致的Key，在通信的源点用Key对核心数据进行DES加密，然后以密码形式在公共通信网（如电话网）DES 的实现方法通常分为软件实现和硬件实现两种。软件实现时速度较慢,软件实现DES 算法的最快速度不到150 Mb/ s ,在某些高速数据传输的场合,数据传输速率达到1 Gb/ s 以上,用软件实现算法是无法满足要求的;同时,软件实现DES 算法在安全性方面也存在隐患,因此必须采用硬件实现。DES 算法全部是逻辑运算,用硬件实现时速度很快,通常可以达到软件实现速度的几十倍。所以,应用FPGA来设计和实现DES加密算法具有十分重要的现实意义和广阔的应用前景1．IP、l6 轮子密钥生成、