深入浅出多核心理技术.docVIP

深入浅出多核心处理器技术 ——全面解析Intel Core微架构 牛子敏，033143 杨博，033153 陈庆，033154 摘要：多核处理器技术已经逐渐成为处理器发展的趋势。本文首先阐述了Intel采用多核处理器作为发展方向的原因，介绍了多核处理器的概念及特点，并以Intel Core微架构为例，详细介绍了该系列处理器的技术特点和性能。本文最后还对多核处理器的前景进行了展望。 关键词：多核处理器，Intel，Core微架构 引 言 由于近几年来，由于PC应用越来越复杂，需要越来越强大的CPU处理能力。而CPU性能提高是通过提高CPU主频和前端总线频率，以及扩大缓存来实现。提高主频对PC散热的设计是很大的挑战，同时会增加成本，单核心处理器的发展已经达到一个极限。为了解决这些问题，人们提出了多核技术的概念。多核技术不但可以提高性能，而且很好地解决了功耗的问题，成为未来处理器的发展方向。 由于Intel 原本寄以厚望、号称频率将提升至10GHz的 NetBurst 微架构屡遭重创采用90nm制造工艺的 Prescott 遭遇功耗过高、散热困难的问题，原定推出的4GHz的 Pentium 4 580被无限期推迟而后继产品。NetBurst 微架构遭遇无法解决的功耗问题，发展受阻。与此同时，竞争对手 AMD 的 K8 处理器在性能和功耗两方面都表现良好，正在桌面和服务器平台上侵占原本属于 Intel 的市场，势头迅猛。这也迫使 Intel 只能选择重新研发兼具高性能与低功耗的微架构。Intel为何转向Multi-Core的开发？ 其实在Intel之前,HP,IBM已经有多核处理器开发出来,例如苹果之前用的IBM POWER4处理器,只不过没有应用到桌面系统而已。此次Intel调整方向主要应该有如下三个原因。 第一，双核心技术的引入是提高处理器性能的另一个行之有效的方法。因为处理器实际性能是处理器在每个时钟周期内所能处理的指令数的总量，因此增加一个内核，处理器每个时钟周期内可执行的指令数将增加一倍。在双核处理系统中，所有的任务和线程都能够使用系统中的所有资源。操作系统会安排每个处理器使用资源的顺序和使用时间，任务或者线程会在两个物理内核中并行处理。而在单个物理内核中，任务和线程在本质上还是串行处理的。因此在同等级别中双核处理器的工作效率要远远高于单核处理器。 第二，引入双核心的架构还可以全面增加处理器的功能，这也是一个很重要的因素。有这么一个事实：双处理器架构的引入和微软下一代Vista操作系统将在很大程度上促进虚拟技术的发展。AMD和英特尔都坚信虚拟技术将成为下一代电脑系统的一个主要特征，而且是重要特征。 ,引入双核心架构的一个重要原因是随着单核集成度越来越大,所需要的核心电压也随之增长,而CPU功耗是和电压成立方比的,因此将导致CPU功耗会大幅度增长,散热也会成为一个很难解决的问题。,双核心架构都是很有利的,这也就难怪突变方向朝双核架构大力发展。 因此，参照现在的Pentium M和Athlon 64架构，Core新架构将采用14级流水线，可以在原来Pentium 4的基础上提升执行效率，不过想要在短期之内看到突破4GHz频率的CPU变成了一个不可能实现梦。 除了执行管线有所精简外， Core多核处理器架构另一特色莫过于内建四组指令编码器，可在一个频率周期(clock cycle)内，同时编码四个x86指令。自从AMD失败的K5之后，有超过十年的时间，x86的世界从没出现过四组指令编码器的设计。因x86的指令长度、格式与寻址模式都相当的紊乱，导致x86指令编码器是非常难作的东西，甚至连Intel先前的NetBurst微处理器架构，就通过导入Trace Cache存放编码后的微指令，企图替代高性能复数指令编码器，但改进并不是很明显。因此在Core微处理器架构上，Intel最后采用了四组指令编码器设计。 Core多核微处理器延续先前P6与Banias微处理器架构的方式，由三组简单编码器(simple decoder)与一组复杂编码器(complex decoder)所组成的4-1-1-1结构，四组指令编码器中，仅有复杂编码器可处理最多由四个微指令所组成的复杂x86指令；如果不幸碰到非常复杂的指令，复杂编码器就必须呼叫微码循序器(Microcode Sequencer)，以取得微指令序列。 为了配合四组编码单元，Core多核微处理器架构的指令取指单元在一个频率周期内，从第一阶指令缓存中，获取(fetch)六个x86指令至指令编码缓冲区(Instruction Queue)，判定是否有符合宏指令融合的配对后，将