基于FPGA频率计设计.pptVIP

现代电子技术综合实验 课程简况： 课程地位：必修课（40学时） 课程内容：基于FPGA的数字频率计设计 成绩构成： 作品+提问+设计报告 50% 考试 50% 难度系数：1.0 上课安排：每班在4周内完成 第1周上课时间：布置任务要求 第3周上课时间： 设计问题解析 1-4周其余时间（1、3周周一、周二除外）： 实验室周一至周五全天开放（上午,下午,晚上），自行到实验室完成设计任务，并签到考核，作品提交值班教师检查并作记录； 第4周周五考试：闭卷上机操作考试 第5周周五前：提交论文设计报告（电子档） 4周内必须保持至少28学时的实验 记录（包括上课4学时）,如果实验记录低于28学时，取消考试资格 考试50分必须在30分及以上才具有课程通过的资格，未过者请参加下学期的大补考（开学前两周），否则只能重修 实验项目：数字频率计的设计 指标： 1、被测输入信号：方波 2、测试频率范围为：10Hz～100MHz 3、量程分为三档：第一档：闸门时间为1S时，最大读数为999.999KHz 第二档：闸门时间为0.1S时，最大读数为9999.99KHz 第三档：闸门时间为0.01S时，最大读数为99999.9KHz 4、显示工作方式：a、用六位BCD七段数码管显示读数。 b、采用记忆显示方法 c、实现对高位无意义零的消隐。 实验项目：数字频率计的设计 实验项目：数字频率计的设计  频率的概念 频率测量方法 设计方框图 模块设计 模块设计 闸门选择器 模块设计 测频控制器 设计方框图 模块设计 显示控制 显示控制电路组成： * * 首先，被测信号①(以正弦波为例)经过放大整形后转变成方波脉冲②，其重复频率等于被测信号频率。把方波脉冲②加到闸门的输入端。由一个高稳定的石英振荡器和一系列数字分频器组成了时基信号发生器，它输出时间基准(或频率基准)信号③去控制门控电路形成门控信号④，门控信号的作用时间T是非常准确的(由石英振荡器决定)。门控信号控制闸门的开与闭，只有在闸门开通的时间内，方波脉冲②才能通过闸门成为被计数的脉冲⑤由计数器计数。 闸门开通的时间称为闸门时间，其长度等于门控信号作用时间T。比如，时间基准信号的重复周期为1S，加到闸门的门控信号作用时间T亦准确地等于1S，即闸门的开通时间——“闸门时间”为1S。在这一段时间内，若计数器计得N=100000个数，根据公式f = N / T，那么被测频率就是100000Hz。如果计数式频率计的显示器单位为“KHz”，则显示100.000KHz，即小数点定位在第三位。不难设想，若将闸门时间设为T=0.1S，则计数值为10000，这时，显示器的小数点只要根据闸门时间T的改变也随之自动往右移动一位(自动定位)，那么，显示的结果为100.00Khz。在计数式数字频率计中，通过选择不同的闸门时间，可以改变频率计的测量范围和测量精度。 放大整形电路： 放大被测信号并将其整形为方波脉冲，该方波脉冲经过闸门后送计数器计数。 石英振荡器： 产生一个频率(250kHz)高度稳定的信号送分频器分频。 分频器： 对石英振荡器产生的信号进行分频，得到100Hz、10Hz和1Hz三个基准频率；同时产 一个1000Hz的信号作为扫描显示译码模块的时钟，以产生扫描选择信号。 门控电路： 门控电路在时间基准信号的控制下产生门控信号GATE，门控信号有效时，闸门开通，计数器计数。当门控信号停止作用时，闸门关断。此时，为了使计数结果能够在显示器上稳定的显示，门控电路要产生一个锁存命令Latch使锁存器锁存计数结果。在计数结果锁存以后，下一次计数开始以前，门控电路还要产生一个清零信号CLEAR将计数器清零，以便重新计数。 放大整形电路： 放大被测信号并将其整形为方波脉冲，该方波脉冲经过闸门后送计数器计数。 石英振荡器： 产生一个频率(250kHz)高度稳定的信号送分频器分频。 分频器： 对石英振荡器产生的信号进行分频，得到100Hz、10Hz和1Hz三个基准频率；同时产 一个1000Hz的信号作为扫描显示译码模块的时钟，以产生扫描选择信号。 门控电路： 门控电路在时间基准信号的控制下产生门控信号GATE，门控信号有效时，闸门开通，计数器计数。当门控信号停止作用时，闸门关断。此时，为了使计数结果能够在显示器上稳定的显示，门控电路要产生一个锁存命令Latch使锁存器