脉冲序列发生器设计.docVIP

1.实验任务 设计并制作一个脉冲序列发生器，周期性的产生脉冲序列101011010101。 2.实验目的 通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。 3.参考电路 （1）设计方案 周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电路构成，可以有GAL构成，也可以由CPLD\FPGA构成等等。本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框图如（1）图所示。 图（1）脉冲序列发生器原理框图 （2）参考设计 脉冲序列发生器需要一个时钟信号，可采用由TTL非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图（2）所示。 主电路部分如图（3）所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。 4.实验内容 按照实验要求设计电路，确定元器件型号和参数；用Multisim进行仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进行分析，得出实验结论；写出收获和体会。 图（2）时钟信号产生电路 图（3）主电路图 多谢振荡器介绍 多谐振荡器是一种自激振荡电路。因为没有稳定