中频数字接收机中的NIOSⅡ设计与应用_计算机论文.docVIP

中频数字接收机中的NIOSⅡ设计与应用_计算机论文 中频数字接收机中的NIOSⅡ设计与应用_计算机论文 摘 要 SOPC（可编程片上系统）技术是当前嵌入式系统开发的一个研究热点，基于SOPC技术的嵌入式处理器在通信领域也越来越多地被广泛应用。本文介绍一种基于嵌入式软核处理器NIOSⅡ的中频数字接收机，分析了新一代NIOSⅡ内核处理器的特点，并从硬件和软件两个方面来论述NIOSⅡ系统设计的开发流程。同时论述了该系统在通信领域具有较好的应用价值。 关 键 词 SOPC；NIOSⅡ；中频数字接收机；软件无线电；数字下变频 1 引 言 随着现场可编程逻辑阵列（FPGA）技术的日益成熟，基于片上可编程系统（SOPC）的嵌入式处理器越来越多地受到人们的关注，嵌入式系统已广泛应用到通信、家电和控制等众多领域。将NiosⅡ嵌入式处理器软核应用到数字化接收机中，在FPGA中嵌入NIOSⅡ软核处理器，大大增强了整个设计系统的灵活性和完整性。在中频数字接收机中，完成模拟中频信号预处理，数模变换，数字下变频等信号接收功能。通过软件编程的方法实现了嵌入式处理器在整个系统中的应用，使得硬件设计更加快速、灵活、完善，大大提高了整体系统的性能，并进一步降低研制成本。 2 NIOSⅡ软核 2004年6月30日，Altera公司发布了支持新款Cyclone Ⅱ FPGA系列的NIOS Ⅱ 嵌入式微处理器。在Altera公司提供的软件SOPC中加载NIOSⅡ核和相应的外围接口以及与定义响应的自定义指令，然后对设计进行综合，下载到FGPGA中就可以设计一个具有特定功能的嵌入式处理器。 2.1 NIOS II 简介 NIOS Ⅱ系列嵌入式处理器是一款通用的RISC结构的CPU ,它定位于广泛的嵌入式应用。使用领先的设计软件———Altera 公司的Quartus Ⅱ软件以及SOPC Builder 工具,可以将NIOS Ⅱ处理器嵌入到系统中。另外,NIOS Ⅱ处理器具有完善的软件开发套件,包括编译器、集成开发环境( IDE ) 、JTAG调试器、实时操作系统(RTOS) 和TCP/ IP 协议栈。图1显示了NIOSⅡ处理器核的模块图。图1 NIOSⅡ处理器软核的模块图 2.2 NIOS II 系列嵌入式处理器的特点 （1) CPU 结构:32 位RISC指令集(32 位数据线宽度,32个通用寄存器,32 个外部中断源,2GB 寻址空间) 。 （2) 片内调试:基于JTAG边界扫描测试的调试逻辑,支持硬件断点,数据触发,以及片外和片内的调试跟踪。 （3) 定制指令: 最多达256 个用户定义的CPU 指令。 （4) 软件开发工具:NIOS Ⅱ的IDE ,基于GNU 的编译器,硬件辅助的调试模块。 （5) 可配置外设:60 多个外设,提供种类繁多的配置选择,包括USB、存储控制器等。 （6) IP、TCP/ IP 协议栈: 提供了Berkeley socket API支持IP、ICMP、UDP 和带拥塞控制的TCP、RTT 固件及快速恢复/ 快速重传。 （7) RTOS:MicroC/ OS2 ⅡRTOS ,提供源码的操作系统,支持航空设备RTCA DO2178B 标准的强制要求。 3 系统设计 3.1 系统结构 1992年5月，MILTRE公司的Jeo Mitola首次明确提出了软件无线电（SWR）的概念。软件无线电技术具有结构的开放性、软件的可编程性、硬件的可重构性以及功能和频段的多样性等特点，无论在军事还是在商用通信中都有着巨大的应用潜力，它可使通信系统具有良好的灵活性及可扩展性. 为使软件无线电中实现数字中频滤波技术,其中数字下变频器是软件无线电数字中频滤波技术的关键部分。本文利用嵌入式处理器NIOSⅡ对中频数字接收机中的数字下变频器进行配置和数据接收,提出一种软核与硬件逻辑相结合的中频数字接收机设计,可大大提高对信号处理，接收的灵活性和完整性。 如图2所示。本系统首先对中频信号经过放大器，带通抗混叠滤波器，模拟AGC等预处理过程，然后经过ADC进行中频带通采样，进入数字部分实现数字下变频、码速变换、信道化、时钟回复、解调、解扩等功能。 图2 系统总体框图 在具体设计中FPGA芯片采用Altera公司的Stratix系列的EP1S10F芯片，片内结构是以32bit NIOSⅡ处理器作为核心，本系统通过嵌入式处理器NIOSⅡ来进行整个接收设备的控制，可以灵活地提供整个系统的可变时钟，各类控制信号以及专用芯片的寄存器配置。通过ByteBlaster下载电缆进行软件调试，处理完的数据通过FIFO进入FPGA，做必要的处理后通过BNC头输出数据，或者进行存盘进一步处理。 3.2 硬件设计 硬件设计使用的是Altera公司的QuartusⅡ4.2软件，