微机原理与接口技术-1.4微处理器.pptVIP

l? (Memory/Input and Output):存储器或I/O控制信号（标号28），输出，三态。 输出为高电平时表示和存储器之间数据交互；如果为低电平，表示CPU和I/O接口之间数据传输。 l? (Read)：读信号，输出，三态。 信号有效，表示CPU执行一个对存储器或I/O端口的读操作，在一个读操作的总线周期中, 在T2～T3状态中有效，为低电平。 l (Write)：写信号，输出，三态。 信号有效，表示CPU执行一个对存储器或I/O端口写操作，在写操作总线周期中， 在T2～T3状态中有效，为低电平。 l??NMI(Non-Maskable Interrupt)：非屏蔽中断请求(中断类型号为2)，输入，上升沿有效。NMI不受中断允许标志的影响。 l?INTR(Interrupt Request)：可屏蔽中断请求，输入，高电平有效。如果INTR信号有效，CPU是否响应中断请求，受控于中断允许标志IF。 l?HOLD(Hold Request)：总线保持请求，输入，高电平有效。当系统中总线主模块（如DMA）要求使用总线时，由该模块向CPU发送HOLD信号。 l?HLDA：总线保持响应信号，输出，高电平有效。HLDA有效时表示CPU响应了其他总线主的总线请求。CPU的数据/地址控制信号呈高阻态，而请求总线的总线主（DMA）获得了总线权。 l?CLK(Clock)：时钟信号，输入。为CPU和总线控制逻辑提供定时。要求时钟信号的占空比为33％。 l?RESET(Reset)：复位信号，输入，高电平有效。复位信号有效时，CPU结束当前操作并对标志寄存器FLAG 、IP、DS、SS、ES及指令队列清零，并将CS设置为FFFFH。当复位信号撤除时，（即电平由高变低时）CPU从FFFF0H开始执行程序。 l? READY(Ready)：准备好信号，输入，高电平有效。当READY信号有效时表示存储器或I/O准备好发送或接收数据。 ??? 系统的复位和启动操作 RESET：4个时钟周期的高电平，初次加电复位， 不小于50μs的高电平。 标志寄存器 清零 CS寄存器 FFFFH DS寄存器 0000H SS寄存器 0000H ES寄存器 0000H 指令指针（IP）0000H 指令队列 空 其他 0000H ????l? (Minimum/Maximum Mode Control)：最大最小模式控制信号，输入。决定8086工作在哪种工作模式。如果 ＝1（＋5V），CPU工作在最小模式。 ＝0（接地）， CPU则工作在最大模式。 l? (Test)：测试信号，输入，低电平有效。和WAIT指令结合起来使用，在CPU执行WAIT指令时，CPU处于空转状态，进行等待。当8086检测到 信号有效时，等待状态结束，继续执行WAIT之后的指令。 l???GND 为地。 l???VCC 为电源，接＋5V。 最小方式的系统组成 ???? 最小模式的典型配置 最大方式与最小方式的引脚差异 l?QS1、QS0(Instruction Queue Status，最小模式为ALE、INTA#)：指令队列状态信号，输出。QS1,QS0组合起来表示前一个时钟周期中指令队列的状态，以便从外部对芯片的测试。 l?S2#、S1#、S0#（Bus Cycle Status，最小模式为M/IO#、D/TR#、DEN#）：总线周期状态信号，输出。这三个信号的组合表示当前总线周期的类型。在最大模式下，由这三个信号输入给总线控制器8288，用来产生存储器、I/O的读写等相关控制信号。 l? LOCK#( Lock，最小模式为WR#)：总线封锁信号，输出。当LOCK#为低电平时，系统中其他总线主就不能占用总线。LOCK#信号是由指令前缀LOCK产生的。在LOCK前缀后的指令执行完之后，硬件上便撤销了LOCK#信号。 l??RQ#/GT1#、RQ#/GT0#( Request/Grant，最小模式为HOLD、HLDA ): 总线请求信号，输入 / 总线请求允许信号，输出，此信号为双向信号。CPU以外的处理器可以用其中之一来请求总线并接受CPU对总线请求的回答。RQ#/GT0#优先级高于RQ#/GT1#。 最大方式的系统组成 ???? 最大模式的典型配置 ???? 8288总