微处理器20080909.pptVIP

例：（CS）=2000H，（IP）=2344H则PA=(CS)左移4位+(IP) =20000H+2344H =22344H 串行工作方式： 8088以前的CPU采用串行工作方式： 1） CPU访问存储器(存取数据或指令)时要等待总线操作的完成 2） CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 8088的指令执行过程 三、8086的内部寄存器 含14个16位寄存器，按功能可分为三类 8个通用寄存器（通用Regs） 4个段寄存器 （Seg Regs） 2个控制寄存器（Con Regs） BX与BP在应用上的区别 相同点: 作为通用寄存器， 二者均可用于存放数据； 不同点: 作为基址寄存器， BX通常用于寻址数据段； BP通常用于寻址堆栈段。 BX一般与DS或ES搭配使用; BP一般与SS搭配. 标志寄存器中的状态标志的状态表示符号 段寄存器 存储器分段原因：16位地址寄存器与20位地址总线之间的矛盾。 段的起始地址特征：实际地址的低4位（二进制）为零。实际地址的高16位称为段基址。段内偏移地址（有效地址）。段基址*16=段起始地址。 段的最大长度：64K。（与16位寄存器相对应） 段的分类：分四大功能段：数据段、代码段、堆栈段和附加段。段寄存器存放当前段的段基址。 CS：代码段寄存器，代码段用于存放指令代码 DS：数据段寄存器 ES：附加段寄存器 数据段和附加段用来存放操作数 SS：堆栈段寄存器 堆栈段用于存放返回地址，保存寄存器内容，传递参数 程序设计级模型 8086的工作模式 最大模式：有多个微处理器 最小模式：仅有8086一个微处理器 8086CPU引脚及功能 40根引脚 分时复用 1。AD0~AD15：T1—A（三态输出）；T2~T4—D（三态双向） 2。A16/S3~A19/S6：T1—A；T2~T4—状态 3。VCC，GND，GND 4。控制总线：17根 四、存储器M寻址 物理地址 8086：20根地址线，可寻址220=1MB个存储单元 CPU送到AB上的20位的地址称为物理地址 物理地址 物理地址 存储器分段 逻辑地址 段基地址和段内偏移组成了逻辑地址 段地址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基址×16+偏移地址 默认段和偏移寄存器 8086规定了访问存储器段的规则： 此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表： [例]：已知(CS)=1055H，(DS)=250AH，(ES)=2EF0H，(SS)=8FF0H， 数据段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 3)该操作数的物理地址=？ 典型的总线周期示意 最小模式下存储器或I/O的读周期时序 单CPU系统8086读操作总线周期时序 最小模式下存储器或I/O的写周期时序 单CPU系统8086写操作总线周期时序 等待态Tw的插入 最小模式下的时序操作小结 一个基本总线周期由T1~T4组成； T1状态：ALE、M/IO、DT/R有效，分时复用线上传送地址信息； T2状态：RD、WR、DEN信号有效。对读操作，数据线呈高阻；对写操作，直接出现输出数据； T3状态：在T3的前沿检测READY，若有效，则读操作出现输入数据；若READY无效，持续其他各控制信号，加入若干个等待态Tw，并在每个Tw前沿继续检测READY，直至READY有效为止； T4状态：接收数据，将各控制信号驱动为无效，进入无源状态，为下一个总线周期做好准备。 10550H 250A0H 2EF00H 8FF00H 代码 堆栈 数据 扩展 解： 各段分布及段首址见右图所示。 这个例子说明：段与段可以不连续 段之间可以重叠 操作数的物理地址为： 250AH×10H+0204H = 252A4H 二、8086存储器的分体结构 1. 分体结构概念 两个存储体：偶地址存储体+奇地址存储体，各为512KByte，共1M Byte. SEL A0~A18 高位（奇数）库 512K*8 D0~D7 SEL A0~A18 低位（偶数）库 512K*8 D0~D7 A1~A19 A0 BHE D8~