FPGA教学大纲.docVIP

四 川 大 学 锦 城 学 院 本科课程《现场可编程逻辑门阵列FPGA》 电子类专业教学大纲 一、课程基本信息 课程名称（中、英文）：《现场可编程逻辑门阵列FPGA》, Field Programmable Gate Array 课程类别：必修专业课 学时： 32 　 学分：2 二、预前知识 数字电子技术基础 三、课程目的及要求 1．了解FPGA的应用场合、发展历程、主要厂家。 2．3．4．熟练掌握．能用if-else、case；循环语句for 重点：常用的可综合Verilog描述语句 难点：阻塞赋值与非阻塞赋值的区别，顺序执行与并发执行的区分 always过程语句 串行块begin-end 连续赋值 assign 过程赋值 =、= 条件语句if-else、case 循环语句for 第5章　运算符及表达式 （本章4课时） 掌握Verilog中注释的格式；掌握Verilog中整数常量的表示法；掌握Verilog中常用的可综合运算符的使用：逻辑运算符、关系运算符、相等与全等运算符、位运算符、归约（缩减）运算符、移位运算符、条件运算符、连接（位拼接）运算符、算术运算符 重点：常用的可综合运算符的使用 难点：各运算符的优先级别及对有符号数和无符号数处理的差别 注释的格式 整数常量表示法 逻辑运算符 关系运算符 相等与全等运算符 位运算符 归约（缩减）运算符 移位运算符 条件运算符 连接（位拼接）运算符 算术运算符 第6章　基本电路设计 （本章2课时） 掌握电路描述方法，掌握按端口位置对应及按端口名称对应的模块例化方式，掌握常用基本电路的结构及描述方法 重点：常用基本电路的结构及描述方法 难点：按端口位置对应及按端口名称对应的模块例化方式 电路描述方法，按端口位置对应及按端口名称对应的模块例化方式 2选1多路选择器 优先编码器 多路选择器 译码器 D触发器 移位寄存器 上升沿检测 下降沿检测 计数器 两级单时钟使能计数器结构 第7章　有限状态机设计 （本章2课时） 掌握状态机设计及描述方法，掌握起始状态、剩余状态的处理，掌握各状态编码方式之间的差别及各自的优缺点。 重点：状态机设计及描述方法 难点：格雷码及“one-hot”状态值编码 有限状态机介绍及其优点 状态机设计思路 起始状态处理 状态编码方式 剩余状态与容错技术 第8章　双向端口及存储器 （本章2课时） 掌握双向端口的定义及使用，掌握使用D触发器组及调用库单元实现存储器的描述方式。 重点：存储器的描述 难点：双向端口的使用 双向端口的定义及使用 存储器描述方式 第9章　设计方法与技巧 （本章4课时） 掌握可编程逻辑设计的基本原则，掌握可编程逻辑设计常用设计思想和技巧，掌握良好的编码风格。 重点：时钟的最小周期定义 难点：流水线、寄存器配平 可编程逻辑设计的基本原则 可编程逻辑设计常用设计思想和技巧 Altera公司推荐的编码风格 面积优化 速度优化 五、教材 《CPLD/FPGA与ASIC设计实践教程》 主编：陈　赜 编著：朱如琪、罗　杰、王建明、鲁　放 出版社：科学出版社 出版日期：2005-8 书号：ISBN-978-7-03-016036-2/TP.332.1 六、主要参考资料 [1] 陈云洽，CPLD应用技术与数字系统设计，北京：电子工业出版社，2003 [2] 黄智伟，FPGA系统设计与实践，北京：电子工业出版社，2005 [3] 李国丽，EDA与数字系统设计，北京：机械工业出版社，2004 [4] 王金明，数字系统设计与Verilog HDL，北京：电子工业出版社，2002 七、成绩评定 学科成绩总分100分： 期末闭卷考试，考查学生对基本理论、能力的掌握程度，100分，占70％ 平时成绩100分（包括考勤，课堂提问，作业）占30% 4