高端课件.pptVIP

第2章 MCS-51单片机的硬件结构 ——自动化系 邱彬 目录 MCS-51单片机片内结构 2.1 MCS-51单片机组成原理  不同型号MCS-51单片机CPU处理能力和指令系统完全兼容，只是存储器和I/O接口的配置有所不同。 2.2 MCS-51单片机引脚 由运算器和控制器所构成 一、运算器 对操作数进行算术、逻辑运算和位操作。 1．算术逻辑运算单元ALU 2．累加器A 3．程序状态字寄存器PSW 2.4 MCS-51存储器配置 程序存储器 使用时注意： （1）分为片内和片外两部分，由EA*引脚上所接的电平确定。 （2）程序存储器的某些单元被固定用于各中断源的入口地址： 外部中断0 0003H 定时器0 000BH 外部中断1 0013H 定时器1 001BH 串行口 0023H 内部RAM的可寻址位及位地址提问：内部RAM中，位地址为30H的位，该位所在字节的字节地址为多少？ 常用的特殊功能寄存器 2.5 并行I/O端口 MCS-51单片机有4个8位的并行I/O口：P0、P1、P2、P3。 每个I/O口都可以作为双向通用的I/O口，共32个引脚。 每个I/O口都由输出锁存器（即特殊功能寄存器P0、P1、P2、P3）、输出驱动器和数据输入缓冲器组成。 经常用于为扩展外部存储器和I/O接口的外部总线。 P0口： P1口 P2口 P3口 输入举例 2.6时钟电路与时序 ★时钟电路用于产生MCS-51单片机工作所必需的时钟控制信号。 ★时钟频率直接影响单片机的速度，电路的质量直接影响系统的稳定性。 ★内部时钟方式 C1和C2典型值通常选择为 30pF左右。晶体的振荡频 率在1.2MHz～12MHz之间。 某些高速单片机芯片的时钟 频率已达40MHz。 CPU时序 单片机执行的指令的各种时序均与时钟周期有关   一个机器周期又分为6个状态：S1～S6。每个状态又分为两拍：P1和P2。因此，一个机器周期中的12个时钟周期表示为： S1P1、S1P2、S2P1、S2P2、…、S6P2。 指令周期：执行一条指令所占用的全部时间，它以机器周期为单位。MCS-51系列单片机除乘法、除法指令是4周期指令外，其余都是单周期指令和双周期指令。若用12 MHz晶振，则单周期指令和双周期指令的指令周期时间分别为1 μs和2 μs，乘法和除法指令为4 μs。 2.7复位操作和复位电路 复位操作：单片机的初始化操作，摆脱死锁状态。 复位条件：输入2个机器周期以上高电平脉冲，单片机复位。 复位电路通常采用上电自动复位和按钮复位两种方式 单片机的工作过程 单片机原理及接口技术——自动化系 辽宁工程技术大学 1 2.2 MCS-51的引脚 2 2.3 MCS-51的CPU 3 2.4 MCS-51存储器的结构 4 2.5 并行I/O口 5 2.6 时钟电路 6 2.1 MCS-51单片机组成原理 7 2.7 复位电路 时钟电路 SFR和RAM ROM CPU 定时/计数器 并行端口 中断系统 串行端口 系 统 总 线 时钟源 T0 T1 P0 P1 P2 P3 TXD RXD INT0 INT1 MCS-51单片机的组成 ： 1. 8位CPU 2. 片内ROM/EPROM、RAM 3. 片内并行 I/O接口 4. 片内16位定时器/计数器 5. 片内中断处理系统 6. 片内全双工串行I/O口 1、I/O口线功能 4个8位并行 I/O 接口引脚P0.0～P0.7 、P1.0～P1.7 、P2.0～P2.7 和 P3.0～P3.7 为多功能引脚，可自 动切换用作数据总线、地址总线、控制总线和或I/O接口外部引脚 2、控制线 ALE/PROG*： 地址锁存允许信号端/编程脉冲 输入端 PSEN* 外部程序存储器读选通信号端 EA*/VPP： 程序存储器选择信号端和编程 电源输入端 3、VCC/VSS电源线 4.RST/VPD: 复位/备用电源输入 5.XTAL1,XTAL2： 时钟引脚 RXD（串行输入口）--输入 TXD（串行输出口）--输出 INT0* （外部中断0）--输入 INT1* （外部中断1）--输入 T0（定时器0外部计数输入） T1（定时器1外部计数输入） WR* （外部数据存储器写选通） --输出 R