01-PCB使用技巧.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PCB使用技巧 1、元器件标号自动产生或已有的元器件标号取消重来 Tools工具|Annotate…注释 All Part:为所有元器件产生标号 Reset Designators:撤除所有元器件标号 2、单面板设置: Design设计|Rules…规则|Routing layers Toplayer设为NotUsed Bottomlayer设为Any 3、自动布线前设定好电源线加粗 Design设计|Rules…规则|Width Constraint ??? 增加:NET,选择网络名VCC GND,线宽设粗 4、PCB封装更新,只要在原封装上右键弹出窗口内的footprint改为新的封装号 5、100mil=2.54mm;1mil=1/1000英寸 6、快捷键M,下拉菜单内的Dram Track End 拖拉端点====拉PCB内连线的一端点处继续连线。 ?? 7、定位孔的放置 ???? 在KeepOutLayer层(禁止布线层)中画一个圆,Place|Arc(圆心弧)center,然后调整其半径和位置 ?? 8、设置图纸参数 Design|Options|Sheet Options (1)设置图纸尺寸:Standard Sytle选择 (2)设定图纸方向:Orientation选项----Landscape(小平方向)----Portrait(垂直方向) (3)设置图纸标题栏(Title BlocK):选择Standard为标准型,ANSI为美国国家协会标准型 (4)设置显示参考边框Show Reference Zones (5)设置显示图纸边框Show Border (6)设置显示图纸模板图形Show Template Graphics (7)设置图纸栅格Grids ???? 锁定栅格Snap On,可视栅格设定Visible (8)设置自动寻找电器节点 ?? 10、元件旋转: Space键:被选中元件逆时针旋转90 在PCB中反转器件(如数码管),选中原正向器件,在拖动或选中状态下, ????X键:使元件左右对调(水平面);?? Y键:使元件上下对调(垂直面) ?? 11、元件属性: ???? Lib Ref:元件库中的型号,不允件修改 ???? Footprint:元件的封装形式 ???? Designator:元件序号如U1 ???? Part type:元件型号(如芯片名AT89C52 或电阻阻值10K等等)(在原理图中是这样,在PCB中此项换为Comment) ?? 12、生成元件列表(即元器件清单)Reports|Bill of Material ?? 13、原理图电气法则测试(Electrical Rules Check)即ERC ???? 是利用电路设计软件对用户设计好的电路进行测试,以便能够检查出人为的错误或疏忽。 ???? 原理图绘制窗中Tools工具|ERC…电气规则检查 ???? ERC对话框各选项定义: Multiple net names on net:检测“同一网络命名多个网络名称”的错误 Unconnected net labels:“未实际连接的网络标号”的警告性检查 Unconnected power objects:“未实际连接的电源图件”的警告性检查 Duplicate sheet mnmbets:检测“电路图编号重号” Duplicate component designator:“元件编号重号” bus label format errors:“总线标号格式错误” Floating input pins:“输入引脚浮接” Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告” Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中” Add error markers:是否会自动在错误位置放置错误符号 Descend into sheet parts:将测试结果分解到每个原理图中,针对层次原理图而言 Sheets to Netlist:选择所要进行测试的原理图文件的范围 Net Identifier Scope:选择网络识别器的范围 ??? 14、系统原带库Miscellanous Devices.ddb中的DIODE(二级管)封装应该改,也就把管脚说明 ???? 1(A) 2(K)改为A(A) K(K) 这样画PCB导入网络表才不会有错误:Note Not Found ?? 15、PCB布线的原则如下 ???? (1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。 ???? (2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。 ?

文档评论(0)

书房 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档