MSP430F5xx系列单片机USB模块用户手册.docVIP

MSP430F5xx系列单片机USB模块用户手册 注：以下文章是翻译TI slau284.pdf 文件中的部分内容。由于我们翻译水平有限，有整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。 USB模块介绍 msp430单片机的USB模块具有以下特性： 完全符合USB2.0规范 集成12Mbps全速USB收发器—最多8个输出和8个输入节点 支持控制、中断和块传输模式 支持USB挂起、恢复和远程唤醒 拥有独立于PMM模块的电源系统 支持USB挂起、恢复和远程唤醒 集成了3.3V输出的低功耗线性稳压器，该稳压器从5V的VBUS取电， 输出足够驱动整个msp430工作 集成了1.8V输出的低功耗线性稳压器为PHY和PLL模块供电。 可工作与总线供电或自供电模式 3.3V输出的线性稳压器电流限制功能 USB上电时自唤醒功能（系统没上电时） 内部48MHZ的USB时钟 集成可编程锁相环（PLL） 高度自由化的输入时钟频率，可使用低成本晶振 1904字节独立USB端点缓存，可以每8个字节为单位进行配置 内置62.5ns精度的时间戳生成器 当USB模块禁止时： 缓存空间被映射到通用RAM空间，为系统提供额外2KB的RAM USB功能脚变为具有高电流驱动能力的通用IO口 USB模块的结构图见Figure1-1 USB操作 USB模块是一个全功能全速并且完全符合USB2.0协议的一个设备。USB引擎完成所有USB相关的数据传输，它由USB 串行接口引擎和USB缓冲管理器，USB接收到的所有数据包被重新整理合并后放入接收缓存的RAM中，而在缓存中被标识准备就绪的数据被打包放入一系列的数据包后发送给其它USB主机。 USB引擎需要一个精确的48MHz的时钟信号供采样输入的数据流使用，这个时钟信号由外部晶振源（XT1或XT2）产生的时钟信号通过锁相环后得到，但是要产生所需频率，要求锁相环的输入信号频率要大于1.5MHz。锁相环的输出频率可以在很宽的范围内，非常灵活，允许用户在设计中使用低成本的晶振电路。 注意：有些设备的XT1仅支持低频率工作模式，PLL（锁相环）模块的输入只能是高频率工作模式的时钟源，因此对于这些设备只能使用XT2作为USB PLL的输入，XT1（高频模式）和XT2的旁路模式（bypass mode）同样被PLL模块支持，具体请参考设备对应的芯片手册。 USB缓存是USB接口和应用软件交换数据的地方，也是7个节点被调用的地方。缓存被设计成可被CPU或DMA以访问RAM的方式访问。 USB收发器(PHY) 物理层的USB收发接口是一对直接从3.3V电压VBUS取电的差分线，数据线连接到外部DP和DM引脚，从而构成USB信号传输机制的接口。 当寄存器红PUSEL位置1时，DP和DM被配置成USB的驱动线，受USB模块的控制，当PUSEL 位被清零时，这两个引脚就变为具有强电流驱动能力的端口U，其行为被UPCR寄存器控制。端口U从VUSB获取电源，独立于DVCC。这两个引脚无论是用于USB功能还是用作通用IO，都要使用内部稳压器或外部电源源给VBUS提供合适的供电。 使用PUR引脚将D+上拉 当一个全速的USB设备连接到主机时，为了使主机能够识别，它必须将主机的D+信号上拉。MSP430单片机的USB模块有一个可软件控制的上拉引脚，通过外接一个电阻即可实现该功能。该功能通过控制寄存器的PUR_EN位实现。如果该功能不需要软件控制，可以将D+接至VBUS完成上拉。 电流过载时的保护 USB设备必须能够忍受接入具有破坏性的线路时而不被损坏，因此，人们在供电线GND和VBUS上采取了保护措施。USB设备的电气和物理特性应该能够不被此类事件所破坏。为此，MSP430单片机的USB供电系统实现了一套电流限制机制来保证当此类短路事件发生时通过收发器的电流不会过大，有了这套机制，接口本身就不需要实现电流限制的功能了。注意，如果VBUS是使用外部供电源而非内部稳压器输出，那么该外部源就要有一套自己的电流限制功能，为USB接口实现同样的保护功能。 端口U的控制 当PUSEL被清零时，端口U（PU0、PU1或DP、DM）用作具有高电流驱动能力的通用IO，PUDIR控制着端口U的输出使能。该端口既可用于输出，也可用于输入，当配置为输入时，读取PUIN0/1的值可以获得输入值，如果用作输出，输出的值也会反映在PUIN0/1中。 当PUDIR置位时，端口U都被配置为输出口，使用PUOUT0和PUOUT1控制。当输出高电平时，输出和VBUS同轨（电平一致），电流驱动能力比普通的IO口要高很多，具体参数请参考相应芯片手册。PUDIR的缺省值是0，因此PU0和PU1在USB模块禁用时呈高阻态。 USB供电系统 USB模块的供电系统内含双稳压器