3 第二章 嵌入式硬件系统-处理器.pptVIP

接下来介绍本章第二节内容 嵌入式硬件架构 嵌入式处理器 嵌入式存储技术 接下来介绍 处理器结构体系 影响CPU性能的因素 嵌入式处理器的分类 知识产权与硅知识产权 主流嵌入式微处理器 处理器选型原则和方法 1. 处理器结构 典型的微处理器的组成包括： 控制单元 程序计数器（PC） 指令寄存器（IR） 数据通道 存储器等 1. 处理器结构 1. 处理器结构 处理器各部分功能 程序计数器（专用寄存器） 跟踪微处理器要执行的下一条指令的地址 指令寄存器 用于从程序存储器读入需要处理器处理的指令以供控制机器访问 控制器 根据程序计数器中的指令地址将指令从指令寄存器读入到控制器中进行分析 处理器各部分功能 算术逻辑单元 接收控制单元提供的分析结果 通过通用寄存器从数据存储器中读入需要的数据 进行算术运算 将结果通过通用寄存器保存到相应的数据存储器单元 通用寄存器的作用 存放处理器正在计算的值 处理器各部分功能 控制单元 程序控制 指令解析 将指令解析结果传递给数据通道 2. 处理器指令执行过程 指令执行过程一般分为： 取指 从存储器获得下一条执行的指令读入指令寄存器 PC: 程序计数器, 指向下一条要执行的指令 IR: 指令寄存器，保存已取得指令 译码 解释指令，决定指令的执行意义 执行 从存储器向数据通道寄存器移动数据 通过算术逻辑单元ALU进行数据操作 存储 从寄存器向存储器写数据 3.微处理器的结构体系 （1）按存储结构分： 冯·诺依曼体系结构 哈佛体系结构 3.微处理器的结构体系 冯·诺依曼体系结构 冯·诺伊曼结构也称普林斯顿结构 是一种将程序指令存储器和数据存储器合并在一起的存储器结构 处理器经由同一个传输总线来访问程序和数据存储器 程序指令和数据的宽度相同 如C51、X86系列、ARM7等。 3.微处理器的结构体系 3.微处理器的结构体系 哈佛结构 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构 目的是为了减轻程序运行时的访存瓶颈 哈佛结构的微处理器通常具有较高的执行效率 如ARM9、TI的DSP等。 3.微处理器的结构体系 3.微处理器的结构体系 （2）按指令类型可分为： 复杂指令集（CISC）处理器 精简指令集（RISC）处理器 3.微处理器的结构体系 CISC：复杂指令集（Complex Instruction Set Computer） 具有大量的指令和寻址方式，那么就需要更多的解释器。 8/2原则：80%的程序只使用20%的指令 大多数程序只使用少量的指令就能够运行。 3.微处理器的结构体系 CISC具有如下显著特点： (1)?指令格式不固定，指令长度不一致，操作数可多可少； (2)?寻址方式复杂多样，以利于程序的编写； (3)?采用微程序结构，执行每条指令均需完成一个微指令序列； (4)?每条指令需要若干个机器周期才能完成，指令越复杂，花费的机器周期越多。 3.微处理器的结构体系 RISC：精简指令集（Reduced Instruction Set Computer) 指令数目少，在通道中只包含最有用的指令 执行时间短，确保数据通道快速执行每一条指令 使CPU硬件结构设计变得更为简单 每条指令都采用标准字长 CISC与RISC的对比 接下来介绍 微处理器结构体系 影响CPU性能的因素 嵌入式处理器的分类 知识产权与硅知识产权 主流嵌入式微处理器 处理器选型原则和方法 提高CPU性能的方法 影响CPU性能的因素： 流水线 超标量 缓存 总线 对于任何处理器来说，要提高其效率，在设计上都是要： 减少数据的等待时间 减少处理单元的空闲时间。 （1）流水线技术 （2） 超标量执行 （3） 高速缓存（CACHE） 1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。 2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。 （3） 高速缓存（CACHE） （3） 高速缓存（CACHE） 通常用静态RAM来设计 因此，速度快但比较贵 通常和处理器同在一个芯片上 高速缓存的操作方式: 要求对主存储器进行访问 (读或写) 检查高速缓存是否有相应的拷贝 如果有，称为高速缓存命中——拷贝在缓存中，可以快速访问 如果没有，称为高速缓存失误——拷贝没在缓存中，需要将该地址及其相邻的多个地址的数据读入高速缓存 （4） 高速总线和总线桥 5. 处理器信息存储的字节顺序 处理器信息存储的字节顺序主要分为： 大端存储法 小端存储法 5. 处理器信息存储的字节顺序 5. 处理器信息存储的字节顺序 接下来介绍 微处理器结构体系 影响CPU性能的因素 嵌入式处理器的分类 知识产权与硅知识产权 主流嵌入式微处理器 处理器选型原则和方法 嵌入式处理器分类 嵌入式