7-1 VHDL简介.pptVIP

* * 7.1 VHDL简介 一、VHDL的由来 1.VHDL的诞生 VHDL是Very high speed integrated circuit Hardware Description Language的缩写，意思是非常高速集成电路的硬件描述语言。诞生于美国国防部的研究计划，目的是为了把电子电路的设计意义以文字或文件的方式保存，以便其他人能轻易地了解电路的设计意义。 第7章 VHDL 语言基础 1985年第一版。 1987年为IEEE标准(IEEE1076)。 1993年增修为IEEE1164标准。 1996年加电路合成标准程序和规格IEEE1076.3标准。美国国防部规定其为官方ASIC设计语言。 1995年中国国家技术监督局推荐VHDL为我国硬件描述语言的国家标准。 第7章 VHDL 语言基础 2.VHDL的标准 3.HDL语言的种类 Verilog HDL：以C语言为基础，由GDA(Gateway Design Automation)公司的Phil Moorby创建于1983年。 1989年CADENCE公司收购了GDA公司，拥有Verilog HDL的独家专利。于1990年正式发表了Verilog HDL，并成立OVI(Open Verilog International)组织推进其发展。 1995年CADENCE公司放弃了Verilog HDL专利，使之成为IEEE标准(IEEE1364)。 第7章 VHDL 语言基础 优缺点：1.VHDL在语法上更严谨 。 2.文档记录，综合性及器件和系统仿真，VHDL更好。 3. VHDL在门级描述方面不如Verilog好，但系统级抽象描述方面优势很大。 二、VHDL语言的作用 方案设计 系统规划 VHDL 代码输入 编译器 功能仿真 综合器 适配器 时序仿真 编程文件 FPGA/ASIC 第7章 VHDL 语言基础 1、从系统方案设计入手，在顶层进行系统功能划分和结构设计。 2、用VHDL语言对高层次的系统行为进行描述。 3、通过编译器形成标准的VHDL文件，并在系统级验证系统功能的设计正确性。 4、用逻辑综合优化工具生成具体的门级电路的网表，这是将高层次描述转化为硬件电路的关键。 5、利用产品的网表进行适配后的时序仿真。 6、系统的物理实现，可以是CPLD、FPGA或ASIC、SOPC。 1、从系统方案设计入手，在顶层进行系统功能划分和结构设计。 2、用VHDL语言对高层次的系统行为进行描述。 3、通过编译器形成标准的VHDL文件，并在系统级验证系统功能的设计正确性。 4、用逻辑综合优化工具生成具体的门级电路的网表，这是将高层次描述转化为硬件电路的关键。 5、利用产品的网表进行适配前的时序仿真。 6、系统的物理实现，可以是CPLD、FPGA或ASIC、SOPC。 第7章 VHDL 语言基础 二、VHDL语言的作用 三、VHDL语言的特点 1. 支持结构化和自顶向下的设计方法，便于设计模块化。 2. 具有多层次描述和仿真系统硬件功能的能力。 3.支持延迟和惯性延时，真实反映系统和电路的时间特性。 4.支持各种不同类型的数字电路和系统的设计。同步，异步的，TTL,CMOS,(CPLD,FPGA) 5.移植能力强。 第7章 VHDL 语言基础 三、VHDL语言的特点 6. 打破了IC设计者与使用者的界线，使原先的IC使用者在掌握了VHDL之后，都变成了IC设计者，都能够随心所欲地设计出具备多个CPU功能的复杂专用芯片。 7. VHDL及其配套工具软件简单易学，直观明了，便于迅速掌握，也便于修改。 8.极大地缩短了专用芯片的开发周期，降低开发成本，加快了产品更新换代的速度，提高产品的市场竞争力。 第7章 VHDL 语言基础 三、VHDL语言的特点 9. ? 大大缩小电路板面积和整机体积，提高产品可靠性，增强产品功能，实现技术保密。 10. 可实现电路设计的模块化和积木式多级组合。各模块均可在今后被重复再利用（调用）。 11 . 完全实现拥有整机的自主知识产权，不再在关键芯片（专用芯片）的进口及价格方面受制于人。这一点对目前我国尤为重要。 第7章 VHDL 语言基础 1、存在问题 VHDL或Verilog HDL目前尚无法用于描述模拟电路，跟不上系统芯片SOC（集模/数于一身）的发展要求。 综合工具生成的逻辑实现有时并不最佳。 四、VHDL语言现存问题和未来发展方向 2、未来发展方向 （1）面向对象的VHDL研究：VHDL语言的系统级描述缺乏设计概念上的抽象性。面向对象的VHDL可以帮助设计者实