数字时钟4.pptVIP

第4章 触发器 4.1 基本RS触发器 4.2 同步（钟控）RS触发器 4.3 JK触发器 4.4 边沿触发器 1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2．描写触发器逻辑功能的方法主要有特性方程、状态真值表、状态转移图和波形图等。 3．触发方式： (1) 基本RS触发器，为电平触发方式。 (2) 同步RS触发器，为电平触发方式。 (3) 主从JK触发器，为脉冲触发方式。 (4) 边沿触发器，为边沿触发方式。 2.工作原理 主触发器 从触发器 输出门 D CP 0 √ × √ √ √ × × × SD=RD=0 D D D D 状态方程为： D （上升沿触发） 4.4 边沿触发器 三、利用传输延迟时间构成的边沿触发器 1.负边沿JK触发器电路结构和逻辑符号 Q C1 1K Q 1J 1J C1 1K S R Q Q C1 1K 1J J K CP Q Q 4.4 边沿触发器 ①特征方程 2.功能描述（CP下降沿触发） Qn 1 1 1 1 0 0 0 1 Qn 0 0 Qn+1 J K ②状态真值表 ③波形图 设初态Q=0 4.4 边沿触发器 四、T触发器和T′触发器 1.T触发器 ①特征方程： 将JK触发器的J和K相连作为T输入端就构成了T触发器。 Qn 1 Qn 0 Qn+1 T ②状态真值表 0 1 T=0 T=0 T=1 T=1 ③状态转移表 2.T′触发器 当T触发器的输入端为T=1时，称为T′触发器。 特征方程为： Q C1 T Q 1N CP T触发器逻辑符号 4.4 边沿触发器 第4章 小结 * * 第4章 触发器 触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。 触发器的特点： 我们把输入信号作用前的触发器状态称为现在状态(“现态”)，用Qn和Qn表示(或用Q和Q表示)；把在输入信号作用后触发器的状态称为下一状态(“次态”)，用Qn+1和Qn+1表示。 ①具有两个稳定的状态，用来表示电路的两个逻辑状态； ②在输入信号作用下，可以被置成“0”态或“1”状态； ③当输入信号撤消后，所置成的状态能够保持不变。 一、电路结构和逻辑符号 4.1 基本RS触发器 由两个与非门的输入端、输出端交叉连接构成。(反馈) 信号输入端，低电平有效。 互补输出端： Q=0、Q=1的状态称“0”态， Q=1、Q=0的状态称“1”态。 RD SD Qn+1 1 0 0 1 0 1 0 ①RD=0、SD=1时：不论触发器原来处于什么状态次态都将变成“0”态，这种情况称将触发器置“0”或复位。RD端称为触发器的置“0”端或复位端(低电平有效)。 二、工作原理 4.1 基本RS触发器 0 1 1 0 RD SD Qn+1 0 1 0 1 0 1 ②RD=1、SD=0时：不论触发器原来处于什么状态次态都将变成“1”态，这种情况称将触发器置“1”或置位。SD端称为触发器的置“1”端或置位端(低电平有效)。 4.1 基本RS触发器 1 1 1 0 ③RD=1、SD=1时：触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 RD SD Qn+1 0 1 0 1 0 1 1 1 保持 1 0 4.1 基本RS触发器 0 0 1 1 RD SD Qn+1 0 1 0 1 0 1 1 1 保持 0 0 不定 ？ ④RD=0、SD=0时：Qn+1=Qn+1=1，不符合触发器的互补输出关系。并且当RD、SD同时由0变为1时，由于两与非门的延迟时间不等，使触发器的次态不确定。这种情况是不允许的。 规定RS触发器要遵循 RD+SD=1的约束条件。 4.1 基本RS触发器 1.状态转移真值表 三、基本RS触发器的功能描述 将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的形式表示出来，称为状态转移真值表，简称状态表或真值表。 基本RS触发器状态真值表 1 1 1 1 Qn+1＝Qn 保持 0 0 1 1 1 1 1 0 Qn+1＝1 置“1” 1 0 1 0 0 1 0 1 Qn+1＝0 置“0” 0 0 0 1 × 1 0 0 不允许 × 0 0 0 功能 Qn+1 Qn R