计算机安全保密第五讲.pptVIP

计算机安全保密第五讲对称密钥硬件设计 唐明 武汉大学计算机学院 本次课的内容 4.1 FPGA设计流程介绍 4.2 AES算法硬件设计 4.3 3DES的FPGA设计 AES算法-框图 AES 加密流程 Byte Substitution 提高速度的方法 Pipelining Look Up Table Increase the Frequency of CLK 第一种方法 pipelining The Results of Pipelining Chip1:Xilinx Vertex2 XC2V3000-6bg728 FPGA-encryption decryption Chip2:Xilinx Vertex2 XC2V1000-6bg575 FPGA -buffer (1M+22) clock period -1M*128-bits 第二种方法 Look Up Table 实现原理 SubByte + ShiftRow + MixColumn 各部分运算参数固定 使用资源 LUT-logic component (CLB) BRAM - RAM/ROM component（建议使用） 第三种方法 Increase CLK Frequency 时钟频率=33MHz PCI Interface Work stable 系统框图 总结 AES 算法的基本