基于ARMFPGA的高速信号采集系统设计.pdfVIP

鞠聃雕嘲嘲嘲嘲嘲啊嘲嘲嘲鼎燃嘲撼獬蹦冀鞘嘲蜘黜 片p29翕翕疹6f掘i￡纺g六笏舅象6I翕翕 ……。…一…～…………。。……。…。………一 of BasedonARMandFPGA DesignHi-SpeedSignalAcquisitionSystem 蔡弘 戴胜华 (北京交通大学电子信息工程学院，北京市100044) Cai Dai Hong Shenghua ofElectronicsandInformation in 1 (School EngineeringBeijingJiaotongUniversity，Beijing00044) FPGA组成的高 【摘要】本文提出了一种实现信号采集方案，介绍了由ARM处理器S3C2410和EP2C8 速信号采集系统的系统设计，并着重介绍前端硬件的设计，并就ARM处理器乖DFPGA的互联设计 进行探讨。利用FPGA硬件控制A／D转换，达到了较好的效果，头现了信号的采集与存储。 FIFOAD 【关键词】ARM嵌入式系统FPGA Abstract：The basedonARM 0andFPGAEP2C8was designofHi—speedsignalacquisitionsystem processor$3C241 inthe hardwarewas introduced．TheinterconnectionofARM andFPGA presentedpaper．The designmainly processor wasdiscussed．A／Dconversioniscontrolledhardware inFPGA．The and ofdata by implemented acquisitionstorage wasrealized． words：ARMEmbeddedFPGAIDEAD Key System 在图像处理，瞬态信号检测、工业、国防、通信 2 AD芯片 等领域常常需要对传感器等的外部输入信号进行处理 数如下： 与存储。采用ARM嵌入式处理器与FPGA的方式来 实现高速数据的采集和存储，提供了一种高速度、高 }12bit精度，最高采样率40MSPS 精度、低成本的数据采集方案。本系统使用Samsung FPGA 公司的S3C2410R理器和Altera公司的EP2C8杂散动态范围(SFDR)达88dBFS。 作为系统的核心，同时使用Ti公司的A／D转换芯片 {模拟输入带宽300MHz ADS5220对输入信号做模数转换，可以实现采样频率 }输入信号电压范围0．5～2．5V 达到1-40MHz。本文从硬件设计角度介绍系统的设 A／D转换器电路部分包括对输入信号的调理电 计，着重介绍FPGA和ARM处理器的互联设计。 路、AD芯片自身外围电路和输出数字信号的驱动。 1 系统结构 输入信号经过一阶RC高通滤波电路滤除信号直 系统主要由A／D转换器、FPGA和ARM处理器流和低频分量，滤波器的截止频率为2kHz。在AD输 三大部分组成。通过AD芯片以l～40MHz的采样率