湘潭大学计算机组成原理课堂测验题集及答案.ppt

总结： 补码加减法： 商的校正： 1 除尽，除数为负，最低位加1； 2 除不尽，商为负，最低位加1。 余数的校正： 1 若商为正，余数与被除数异号，应加上除数进行校正； 2 若商为负，余数与被除数异号，则余数应减去除数进行校正。 2. X = － 1 0 1. 1 1 0 1 1 规格化后为：1 0011 0100011 Y = 0. 0 0 1 0 1 1 1 规格化后为：0 1110 1011100 3. 双符号位表示X,Y为： 阶符 阶码 数符 尾数 X 00 011 11 0100011（补码） Y 11 110 00 1011100 1.对阶。EX补-EY补=EX补+[-EY]补=00 011+00 010=00 101 0，所以Y尾数右移5位，MY补=00 0000010111 2.尾数相加。MX补+MY补=11 0100101111 3.为规格化数。X+Y=11 00011 0100101111 4.舍入。附加位最高位为1，所得结果最低位+1， [M]补=11 0100110，M=-0.1011010。 5.判溢出。阶码符号位为00，故不溢出，最终结果为 11 00011 0100110， 补充： 1.浮点数的规格化 1.原码规格化后 双符号位的原码规格化尾数，其数值的最高位为1。 2.补码规格化后 双符号位的正数为00.1*...*的形式 负数为11.0*...*的形式 既规格化后的数符号位与数值位第一位不相同。 2.浮点数的表示范围 阶码占m位（含1位符号位），尾数占n位（含1位符号位），规 格化数所能表示的范围如下： 最大正数 最小正数 最大负数 最小负数 注意：浮点数的阶码决定了浮点数的表示范围，浮点数的尾数 决定了浮点数的表示精度。 《计算机组成原理》课堂测验题（14） 寄存器 SA 指令寄存器IR 寄存器 SB …… ○ ○ ○ 三态门 数据开关 ○ D →BUS 三态门 ○ F →BUS Z“0” Ld IR Ld SB Ld SA 算术逻辑单元（ALU） 上图所示为一个基于SN74181 的运算器的基本线路的逻辑框图（SN74181 的有关说明参见教材P80～P81）。运算从设置“指令寄存器IR” 内容开始。 问题：请给出用此线路完成操作 （SA）+ （SB）→ SA 的控制流程（忽略指令内容） 相应控制信号为： F → BUS — 运算结果送总线控制信号，低电平有效 LD SA — 装入SA ，正脉冲（LD IR、LD SB 类似） Z“0” — 寄存器SA、SB、IR 的清“0” 信号，低电平有效 D → BUS — 数据开关送总线控制信号，低电平有效 开始 置Z“0”为低电平 清“0” “加” →数据开关，置D →BUS 为低电平，正脉冲 → LD IR 送指令 “加数” →数据开关，置D →BUS 为低电平，正脉冲 → LD SA 送被加数 “加数” →数据开关，置D →BUS 为低电平，正脉冲 → LD SB 送加数 置 F → BUS 低电平，正脉冲 → LD SA 运算并送结果 结束 《计算机组成原理》课堂测验题（17） QA QB QC QD P Ca 74LS161 CR CK LD A B C D T ○ QA QB QC QD P Ca 74LS161 CR CK LD A B C D T ○ ＋5V LD CK CR 15 14 13 12 11 15 7 10 1 2 9 3 4 5 6 1 2 9 3 4 5 6 14 13 12 11 7 10 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 D0 D7 D6 D5 D4 D3 D2 D1 74LS244 MAR（74LS273） 74LS244 ○ Z“0” 2114 RAM LD MAR 数据开关 ○ D → BUS 下图为“静态存储器实验”的实验电