基于BCH码的快闪存储器控制器设计BCH（山大毕业设计）.docVIP

毕 业 论 文（设 计） 论文（设计）题目： 快闪存储器控制器设计 姓 名 学 号 学 院 专 业 年 级 指导老师 2012年 5 月 4 日 目录 目录 1 摘要 3 Abstract 4 第1章 引言 5 1.1 快闪存储器简介 5 1.2 闪存中的纠错码（ECC）技术 5 1.3 论文的研究内容与组织结构 6 第2章 ECC整体设计 8 2.1 ECC简介 8 2.2 功能要求 8 2.3 本章总结 10 第3章 BCH码 11 3.1 伽罗华域 11 3.2 BCH码的编码 13 3.3 BCH码的解码 16 3.3.1 伴随式的求解方法 16 3.3.2 错误位置多项式的高速求解法 18 3.3.3 全并行钱氏搜索机 20 3.4 本章总结 21 第4章 BCH编解码器的设计 23 4.1 BCH编码器 23 4.2 BCH解码器 25 4.2.1 伴随式计算模块 26 4.2.2 错误位置多项式计算模块 28 4.2.3 钱氏搜索机 31 4.3 ECC模块的验证 32 4.4 本章总结 33 第5章 总结 35 谢辞 36 参考文献 37 附录A 英文翻译原文 39 附录 B 译文 48 摘要 论文对于 flash存储器控制器的设计，主要是针对于其中的错误检查与纠错（ECC）模块.ECC模块是存储器控制器的核心模块，主要对输入和输出数据进行编解码并纠正其中的错误。 本论文中的ECC模块主要采用了BCH（15，7，2）码。对于编码采用了线性反馈电路移位寄存器的方法，对于解码采用了三个模块：伴随式计算模块、错误位置多项式模块和钱氏搜索机。BCH码以其较强的纠错能力和构造方便的优点，在无线寻呼和无线数据通信中被广泛应用。利用单片机用软件的方法实现BCH（15，7，2）码的ECC模块很多资料都已经介绍。但由于采用单片机以软件的方法实现，其译码器具有速度慢、系统稳定性差等缺点，本论文介绍了采用FPGA设计的采用BCH(15,7,2)码的ECC模块。先对ECC模块进行VHDL代码的编写，然后利用ALTERA的QUARTUS II集成开发环境进行了综合、仿真。采用硬件的方法实现的ECC模块具有速度快、性能稳定以及易于大规模集成等优点。 关键词：快闪存储器控制器；ECC模块；BCH码；FPGA； Abstract This thesis mainly introduced the module of the error correction code(ECC), which is the most important module in the flash controller. The module of ECC can accomplish the event that encode the data-in and decode the data-out and correct the error data. The module of ECC use the BCH(15,7,2) code in this thesis. For the encode, the module of linear feedback shift register can make it work. For the decode, it has three modules: finding polynomials, finding the coefficient of the error ?locator polynomial and chien. Because of its strong ability of correcting errors and convenient construction ,the BCH code is widely used in the radio paging and Wireless data communication. Much material has introduced the way of accomplishing the BCH(15,7,2) code using the MCU in the software. Because the way of accomplishing the code of BCH(15,7,2) using the MCU in the s