- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Quartus常见问题.pdf
Quartus
Quartus常见错误
QQuuaarrttuuss
1.Error (10028)
1.Error (10028)
11..EErrrroorr ((1100002288)): Cant resolvemultiple constantdrivers fornet……
解析:不能在两个以上always 内对同一变量赋值,这个细节一般看书看资料会看到,
但是编程时,就是没想到。
2.Error (10158)
2.Error (10158)
22..EErrrroorr ((1100115588)): Verilog HDL Module Declaration error at clkseg.v(1): port
XXXXisnotdeclaredasport
解析:大意了,端口类型还没定义啊!
3.Error (10110)
3.Error (10110)
33..EErrrroorr ((1100111100)): variable en has mixed blocking and nonblocking Procedural
Assignments-- must beall blockingorallnonblockingassignments
解析:en在程序中有时用非阻塞赋值,有时用阻塞赋值,这是禁止的。在初学的时候,
可能分得不是很清楚,所以在检查时,一定要一步步观察慢慢来。
4.Error (10161)
4.Error (10161)
44..EErrrroorr ((1100116611)): Verilog HDL error at clkseg.v(36): object count is not
declared
解析:这个错误应该很明显啦,只要能读得懂。
5.Error (10170)
5.Error (10170)
55..EErrrroorr ((1100117700)): Verilog HDL syntax error at clkseg.v(37) near text ***;
expecting;
解析:意思应该也很简单,就是检查的时候要细心点。
6.Error (10171)
6.Error (10171)
66..EErrrroorr ((1100117711)): Verilog HDL syntax error at ir_ctrl.v(149) near end of file ;
expectinganidentifier,orendmodule,oraparallelstatement
解析:最后上了endmodule。一般编程的程序长了,到最后也就容易忘记。
7.Error (10278)
7.Error (10278)
77..EErrrroorr ((1100227788)): Verilog HDL Port Declaration error at ir_ctrl.v(11): input port
ircannotbedeclaredwith typeavariabledatatype, e.g.reg
解析:在Altra官网中就有该解释
/support/kdb/solutions/r162.html 官网上有很多东西
值得我们发现学习。
8.Error (10137)
8.Error (10137)
88..EErrrroorr ((1100113377)): Verilog HDL ProceduralAssignment error at test.v(24): object
check_9msonleft-handsideofassignment musthaveavariabledatatype
解析:在Altra官网中就有该解释
/support/kdb/solutions/r8783.html
9.Error (10219
9.Error (10219
99..EErrrroorr ((1100221199): Verilog HDL Continuous Assignment error a
您可能关注的文档
最近下载
- 我爱这土地公开课一等奖市赛课一等奖课件.pptx VIP
- 2025社区工作者招聘考试综合基础知识试题(附答案).docx VIP
- 基于Javaweb的图书管理系统的设计与实现.docx VIP
- 医院危重孕产妇新生儿急救应急演练脚本.docx VIP
- 小学科学新教科版二年级上册1.6.“小房子”展示会教案(2025秋版).doc VIP
- 网络安全等级保护-重大风险隐患项描述实践指南(【2025】测评报告新增).docx VIP
- 社区工作者综合能力考试基础知识试题及答案.docx VIP
- 2025年秋新人教版数学三年级上册整册教案.pdf
- 抗菌药物临床应用分级管理目录(2023年版).doc VIP
- 急性左心衰护理课件ppt.pptx
文档评论(0)