单片机原理及接口技术案例教程 教学课件 作者 李法春 第2章.pptVIP

第2章 MCS-51单片机的硬件结构 2.1 MCS-51单片机基本结构 2.2 中央处理器CPU 2.3 存储器 2.4 并行输入/输出接口 2.5 单片机的引脚及其功能 学习目标 1.了解MCS－51系列单片机的基本结构、CPU的组成；掌握各CPU组件（尤其是专用寄存器）的作用；了解CPU时序特点，熟悉机器周期的概念以及机器周期与指令周期之间的关系。 2.掌握MCS－51系列单片机的存储器结构，能够区分不同型号51系列单片机程序存储器的应用状态；掌握片内数据存储器的功能区划分和各自寻址特点，熟悉常用的SFR的功能和应用特点。 3.熟练掌握MCS－51系列单片机4个8位并行I/O端口的各自功能和应用特点。 4.了解MCS－51系列单片机器件的外部引脚功能、封装形式，熟悉各控制引脚的功能和应用特点；了解51系列单片机的工作方式。 重点难点 1.MCS－51系列单片机存储器的结构，片内存储器的应用特 2.MCS－51系列单片机4个8位I/O端口的应用特点。 2.1 MCS-51单片机基本结构 MCS-51系列单片机都是以8051为核心电路发展起来的，包括51子系列（基本型）和52子系列（增强型）两大类，因此它们都具有MCS-51的基本结构与软件特征，具有很强的兼容性。 2.1.1 MCS-51系列单片机的内部结构 （1）面向控制的8位中央处理器（CPU） （2）具有布尔处理（即位处理）能力 （3）64KB程序存储器空间 （4）64KB数据存储器空间 （5）4KB片内程序存储器（ROM） （6）128B内部数据存储器（RAM） （7）一组特殊功能寄存器（SFR） （8）32根双向并可按位寻址的I/O口线 （9）2个16位定时器/计数器 （10）5个中断源，具有两个优先级 （11）一个全双功异步串行口 （12）片内振荡器和时钟电路 2.1.2 MCS-51系列单片机的结构 2.2 中央处理器CPU 2.2.1 MCS-51系列单片机CPU的结构和功能部件 1.?CPU 结构 MCS－51内部有一个8位CPU（8位是CPU的字长，指CPU对数据的处理是按一个字节进行的），它象通常的微处理器一样，也是由算术逻辑运算单元ALU、定时控制部件（即控制器）和各种专用寄存器等组成的。 2.CPU的专用寄存器组 在应用系统设计尤其是软件编程时经常用到CPU的专用寄存器组。MCS-51的CPU专用寄存器组包括程序计数器PC、累加器ACC、寄存器B、程序状态标志寄存器PSW、堆栈指针SP和数据指针DPTR等6个寄存器，除PC外，其余5个寄存器均为可编程可访问寄存器。而PC只能用在查表指令MOVC中，不可直接访问。另外，专用寄存器组中只有PC在物理上是独立的（即没有与其他器件共同编码的物理地址），其余5个寄存器都有相应的直接地址编码（称字节地址）。 （2） 累加器ACC （Accumulator）：累加器ACC（简称A寄存器或累加器A）是一个具有特殊用途的8位寄存器，主要用来存放一个操作数或存放运算的结果。累加器ACC是CPU中使用最频繁的寄存器，MCS-51指令系统中多数指令的执行都通过它进行。 (3)寄存器B 寄存器B也是一个8位寄存器，在乘法和除法运算中用作ALU的输入之一。乘法运算时，ALU的两个输入分别为A、B，运算结果存放在AB寄存器中，其中A存放积的低8位，B则存放积的高8位。除法运算时，被除数取自A，除数取自B；运算结果商存于A，而余数存于B。其它情况下，B可作为一个工作寄存器使用。 (4)程序状态字PSW（Program State Word） RS1、 RS0与片内工作寄存器组的对应关系 入栈操作时首先将SP的内容[记为（SP）]自动增1，将SP间接指示的栈区片内RAM存储单元地址向上调整一次，再把数据压入由SP最新指示的片内RAM单元中；出栈操作时，首先将当前栈顶的内容弹出到相应位置，然后把SP的内容自动减1。可见，在堆栈操作过程中，SP的值将自动增1或减1。 6. 数据指针寄存器DPTR 数据指针DPTR是一个 16 位的专用寄存器, 其高位字节寄存器用DPH表示、低位字节寄存器用DPL表示。既可作为一个 16 位寄存器DPTR来处理, 也可作为两个独立的 8 位寄存器DPH和DPL来处理。  DPTR 主要用来存放 16 位地址，可通过它访问 64 KB外部数据存储器或外部程序存储器空间。 2.2.2 MCS-51系列单片机的CPU时序 CPU以不同的方式，通过复杂的时序电路执行并完成各种不同指令功能。CPU的控制器按照指令的功能发出一系列在时间上有一定次序的信号去控制和启动一部分逻辑电路，完成某种操作。在一