第四章4组合逻辑电路集成器件.ppt

第四章 常用组合逻辑功能器件 4.4.1 编码器 4.4.2 译码器/数据分配器 4.4.3 数据选择器 4.4.4 数值比较器 4.4.5 算术逻辑电路 4.4.1 编码器 一、二进制编码器： 二、非二进制编码器（以二－十进制编码器为例） 4.4.2 译码器/数据分配器 1 译码器的基本概念及工作原理 译码：编码的逆过程，即将输入代码“翻译”成特定的输出信号。 译码器：实现译码功能的数字电路。 分类:唯一地址译码器和代码变换器。 唯一地址译码器：代码与有效信号一一对应 代码变换器：代码间的相互转换 集成二进制译码器74LS138（3线-8线译码器） 译码器的扩展 译码器的应用 例题 用一个3线-8线译码器实现函数 F XYZ+XYZ+XYZ+XYZ F XYZ+XYZ+XYZ 3、显示译码器: 按显示方式分:有字型重叠式、点阵式、分段式等。 按发光物质分:有半导体显示器（又称发光二极管 LED 显示器）、荧光显示器、液晶显示器、气体放电管显示器等 2．七段显示译码器74LS48 3 数据分配器 数据分配 将一个数据源来的数据根据需要送到多个不同的通道上 数据分配器 实现数据分配功能的逻辑电路 可以用唯一地址译码器实现 3-8译码器实现数据分配 参考教材 4.4.3 数据选择器 一、 数据选择器的基本概念及工作原理 数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。 例：四选一数据选择器 根据功能表，可写出输出逻辑表达式： 由逻辑表达式画出逻辑图： 二、集成数据选择器 集成数据选择器74151（8选1数据选择器） 三、数据选择器的应用 1．数据选择器的通道扩展 用两片74151组成 “16选1”数据选择器 2．实现组合逻辑函数 （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例4.3.1 试用8选1数据选择器74151实现逻辑函数：L AB+BC+AC （2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例 试用4选1数据选择器实现逻辑函数： 解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。 4.4.5 算术运算电路 2 多位数加法器 （2）超前进位集成4位加法器74LS283 由于串行进位加法器的速度受到进位信号的限制，设计了一种多位数超前进位加法逻辑电路，该逻辑电路每位的进位只由加数和被加数决定，即与低位的进位无关。 分 析 由上述公式，设Gi AiBi，Pi Ai Bi 1时，Gi（产生变量） 1产生进位。 Pi（传输变量） 1时，AiBi 0，Ci Ci-1，低位进位会传送到高位进位端。 参看教材，最后推导出所有进位的值与Ci无关 3、超前进位产生器74182 当位数增加时，超进位逻辑电路就会越复杂，为此设计了专门的超前进位产生器，用于多个超前进位加法器连接，由此扩充位数且简化逻辑电路。 3 减法运算 同加法电路，由减法器实现减法运算。 半减器和全减器设计方法与步骤如加法器 为了减化系统结构，一般不设计减法器，而用加法器将加法运算变为减法运算 反码和补码 原码 反码 补码 由加补码完成减法运算 4.5.4 集成算术/逻辑单元 ALU ALU能完成一系列的算术运算和逻辑运算 74LS181—— 4位 16位全超前进位进位ALU 4片4位的ALU74LS181级联而成 解： （1）将逻辑函数转换成最小项表达式，再转换成与非—与非形式。 m3+m5+m6+m7 （2）该函数有三个变量，所以选用3线—8线译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。 1 G 0 A 74LS138 G 2A 2B 1 2 A G A Y 1 Y Y Y 2 Y Y Y 7 3 Y 4 5 6 0 A B C 1 0 0 Y 图1 例1逻辑图 它通常由译码器、驱动器和显示器等部分组成 1．七段数字显示器原理 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种 图 2半导体显示器（a） 管脚排列图; b 共阴极接线图; c 共阳级接线图 图 3 七段数字显示器发光段组合图 图 4 74LS48的管脚排列图 74LS48显示译码器的功能表 解：将逻辑函数转换成 最小项表达式： m3+m5+m6+m7 画出连线图。 4.4.4 数值比较器 一、1位数值比较器 1、真值表 2、输出逻辑表达式 二、多位数值比较器 常用多位数值比较器有74LS85，它能进行两个4位二进制数的比较。 电路结构不同，扩展端的用法就可能不同，使用时应加以注意。 YA B AB YA B AB 3、逻辑图 YA B AB+AB 不进行片接时