组合逻辑电路(加法器、比较器、选择器等).pdfVIP

2.1 组合逻辑电路 学习要点： ? 组合电路的分析方法和设计方法 ? 加法器、编码器、译码器等中规模集 成电路的逻辑功能和使用方法 组合电路：输出仅由输入决定，与电路当前状 态无关；电路结构中无反馈环路（无记忆） I0 Y 0 输 I 1 Y1 输 … 组合逻辑电路 … 入 … … … … 出 In-1 Y m-1 Y f I ,I , ?,I ?0 0 0 1 n ?1 ? Y f I ,I , ?,I ?1 1 0 1 n ?1 ? ? ? ? Y f I ,I , ?,I ?m ?1 m ?1 0 1 n ?1 2.2.1 组合逻辑电路的分析 逻辑图 A Y 1 逐从 Y 级输 Y Y B 2 1 写入 出到 Y 输 3 出 C 逻辑表 Y AB 1 1 达式 Y BC Y Y Y Y AB BC AC 化 2 1 2 3 2 简 Y CA 最简与或 3 2 表达式 Y AB ?BC ?CA 最简与或 Y AB ?BC ?CA 表达式 3 3 A B C Y 当输入A 、B 、 0 0 0 0 C 中有2个或3 个为1时，输 真值表 0 0 1 0 出Y为1，否 0 1 0 0 4 则输出Y为0。 4 所以这个电路 0 1 1 1 实际上是一种 电路的逻 1 0 0 0 3人表决用的 组合电路：只 辑功能 1 0 1 1 要有2票或3票 1 1 0 1 同意，表决就 通过。 1 1 1 1 A ≥1 Y1 例： B Y ≥1 3 1 C Y 逻辑图 1 ≥1 Y 2 Y A ?B ?C ? 逻辑表 1 ?? Y A ?B Y Y Y ?Y ?B A ?B ?C ?A ?B ?B 2 ? 3 1 2 达式 ? Y Y1?Y2 ?B ? 3 ? 最简与或 Y AB C ?AB ?B AB ?B A ?B 表达式 真值表 电路的逻辑功能 电路的输出Y 只与输入A 、B A B C Y 有关，而与输入C无关。Y和A 、 0 0 0 1 B 的逻辑关系为：A 、B 中只要一 个为0，Y 1 ；A 、B全为1时， 0 0 1 1 Y 0 。所以Y和A 、B 的逻辑关系 0 1 0 1 为与非运算的关系。 0 1 1 1 用与非门实现 1 0 0 1 Y A ?B AB 1 0 1 1 A 1 1 0 0 Y B 1 1 1 0 C 2.2.2 组合逻辑电路的设计 电路功 例：用与非门设计一个举重裁判表决电路。设举重比赛有3个 能描述 裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一 个裁判按一下自己面前的按钮来确定。只有当两个或两个以上 裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才 亮。 1 穷 设主裁判为变量A ，副裁判分别为B和C ；表示成功与否的 举 1 灯为Y ，根据逻辑要求列出真值表。 法 A B C Y A B C Y 0 0 0 0 1 0 0 0 真值表 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 2 0 1 1 0 1 1 1 1 2 逻辑表达式 Y m ?m ?m AB C ?AB C ?ABC 5 6 7 3 3 AB 卡诺图 C 00 01 11 10 化 0 1 4 简 1 1 1 最简与或 化 简 4 表达式 5 Y AB +AC Y AB ?AC 5 6 逻辑变换 A 6 B Y 逻辑电 A 路图 C 2.2.3 常用组合逻辑部件 半加器和全加器 1、半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。 A 半加器真值表 本位 i 1 S 的和 Bi i Ai Bi Si Ci 加数 0 0 0 0 向高 Ci 位的 0 1 1 0 1 0 1 0 进位 半加器电路图 1 1 0 1 Ai ∑ Si S A B ?A B A ?B Bi CO Ci i i i i i i i C A B 半加器符号 i i i 2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3 个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 A B Ai Bi Ci-1 Si Ci Ci-1i i 00 01 11 10 0 0 0 0 0 0 0 1 0 1 1 1 0 1 0 0