微机原理与接口技术 教学课件 作者 周鹏 第8章计数器定时器接口.pptVIP

* * 第8章　计数器/定时器接口8.1　定时/计数器82538.1.1　8253定时/计数器概述 8253芯片内具有3个独立的16位减法计数器（或称为计数通道），每个计数器性能如下： 最高计数频率2.6MHZ。 可编程设定为按二进制计数或BCD码计数。 有6种工作方式，可编程确定工作在哪一种方式。1．8253的引脚8253的引脚如图8－1所示。 8253为24脚双列直插式封装结构，其引脚按功能分为与CPU接口引脚和与外设接口引脚二类，分别如下： 开始 （1）与CPU的接口引脚：D7～D0：三态双向数据线，与CPU数据总线直接相连。WR：写控制信号，输入，低电平有效。RD：读控制信号，输入，低电平有效。A1，A0：地址线，输入，用于端口选择。A1A0＝11，选中控制寄存器端口，可以向8253送控制字； 图8-1 8253引脚图 A1A0＝00、01、10，分别选择计数器0、1、2，可以对它们读写计数值。CS：片选信号，输入，低电平有效。（2）与外设的接口引脚：CLK0～2：计数器0、1、2的外部计数时钟输入端。GATE0～2：计数器0、1、2的门控信号输入端。门控信号用  来禁止、允许或重新开始一个新计数过程。OUT0～2：计数器0、1、2的计数输出端。当定时/计数时间到 时，该端输出标志信号。2．8253的内部结构8253的内部结构如图8－2所示（见下页）。主要由以下几部分组成：①数据总线缓冲器②读/写逻辑电路③控制字寄存器④计数器0～2   图8-2 8253的内部结构图8.1.2　8253的工作方式 1．方式0 计数结束产生中断 采用方式0时，计数器在减到0时使输出端OUT变为高电平，以向CPU发出中断申请，其工作波形如下图13－3所示。 当写入控制字后，计数器的输出OUT变成低电平，若门控信号GATE为高电平，计数器开始减1计数并且维持OUT为低电平，当计数器减到0时，输出端OUT变成高电平，并且一直保持到重新装入初值或复位时为止。 门控信号GATE可以暂停计数，当GATE＝0时，计数停止，GATE恢复为高电平后，继续计数。所以，如果在计数过程中，有一段时间GATE变为低电平，那么，输出端OUT的低电平持续时间会因此而延长相应的长度。 在计数过程中可以改变计数值，若是8位数，在写入新的计数值后立即按新值重新开始计数，若是16位数，写入第一个字节后计数停止，写入第二个字节后立即按新值重新计数。2．方式1 可编程单稳态 方式1可以输出一个宽度可控的负脉冲。当CPU写入控制字后，OUT即变为高电平，计数器并不开始计数，而是等到门控信号GATE上升沿到来后，并且在下一个时钟的下降沿才开始计数，并使输出OUT变为低，直到计数到0，输出OUT再变为高。图8－4为方式1的工作波形图（见下页）。 如果在输出保持低电平期间，写入一个新的计数值，不会影响原计数过程，只有当门控GATE上出现一个新的上升沿后，才使用新的计数值重新计数。如果一次计数尚未结束 GATE上又出现新的触发脉冲，则从新的触发脉冲之后的CLK下降沿开始重新计数。 图13-4 方式1的工作波形3. 方式2 分频器 方式2的工作波形如图8－5所示(见下页)。使用方式2能对输入信号CLK进行n分频（n为计数值）。当CPU送出控制字后输出OUT将变高，在写入计数值后，若门控信号GATE 为高电平，计数器对输入时钟CLK进行计数，直至计数器减至1时，输出OUT变为低，经过一个时钟周期后输出OUT又变为高，计数器自动从初值开始重新计数。 计数过程受门控信号GATE的控制，GATE为低电平时暂停计数，由低电平恢复为高电平后的第一个时钟下降沿从初值开始重新计数。在计数过程中改变初值，对正在进行的计数过程没有影响，但计数到1，OUT变低一个CLK周期后，计数器将按新的计数值重新开始计数。 图8-5 方式2的工作波形 4．方式3 方波发生器 采用方式3时，OUT端输出连续方波，若计数值N为偶数，则输出对称方波，前N/2个脉冲期间为高电平，后N/2个脉冲期间为低电平；若N为奇数，则前（N＋1）/2个脉冲期间为高电平，后（N－1）/2个