微型计算机原理与接口技术 教学课件 作者 吕林涛 主编 梁莉 宋继红 副主编 第十章.pptVIP

10.6.1 8251A的内部结构 Intel 8251A是可编程的串行通信接口芯片，它的主要特点如下： 1) 可用于串行异步通信，也可用于串行同步通信。 2) 对于异步通信，可设定停止位为1位、1.5位或2位，数据可在5～8位之间选择。 3) 对于同步通信，可设为单同步、双同步或者外同步，同步字符由用户自己设定。 4) 异步通信的时钟频率可设为波特率的1倍、16倍或64倍。 5) 可以设定奇偶校验的方式，但也可以不校验。校验位的插入、提取及检错都由芯片本身完成。 6) 在异步通信时波特率的可选范围为0～19.2Kb/s，同步通信时，波特率的可选范围为0～64Kb/s。 7) 提供与外设特别是调制解调器的联络信号，便于直接和通信线路相连接。 8) 接收、发送数据分别由各自的缓冲器完成，可以进行全双工通信。 图10.18给出了8251A的结构框图。它共由5个部分构成，对外有28条引脚。 10.6.1 8251A的内部结构 10.6.1 8251A的内部结构 8251A各组成模块的功能及有关引脚介绍如下。 1.I/O缓冲器 这是三态双向的缓冲器，引脚D0～D7是8251A和CPU接口的三态双向数据总线，用于和CPU传递命令/数据/状态信息。与CPU相互交换的数据和控制字，就存放在这个区域，共有3个缓冲器。 接收缓冲器：串行口收到的数据，变成并行字符后，存放在这里，以供CPU读取。 发送/命令缓冲器：这是一个分时使用的双功能缓冲器，CPU送来的并行数据存放在这里，准备由串行口向外发送。另外，CPU送来的命令字也存放在这里，以控制串行接口的工作。由于命令一输入，马上就执行，不必长期存放，所以不会影响存放发送数据。 状态缓冲器 ：存放8251A内部工作状态，供CPU查询。 10.6.1 8251A的内部结构 2.读/写控制逻辑 读/写控制模块的功能是接收CPU的控制信号，控制数据传送方向。 3.接收器及接收逻辑 接收器的功能是从RxD引脚接收串行数据，按指定的方式装配成并行数据。 4.发送器及发送逻辑 这个模块的功能是从CPU接收并行数据，自动地加上适当的成帧信号后转换成串行数据从TxD脚发送出去。 5.调制解调控制器 该模块提供和调制解调器的握手信号。 10.6.2 8251A的引脚 8251A是一个采用NMOS工艺制造的28引脚双列直插式封装的组件，其外部引脚如图10.19所示。 10.6.2 8251A的引脚 1.与CPU接口的引脚 D7～D0：数据线。 CLK：时钟信号输入线，用于产生8251A内部时序。CLK的周期为0.42～1.35μs。CLK频率至少应是接收、发送时钟的30倍(对同步方式)或4.5倍(对异步方式)。 RESET：复位信号输入线，高电平有效。复位后8251A处于空闲状态直至被初始化编程。 CS：选片信号输入线，低电平有效。仅当CS为低电平时，CPU才能对8251A操作。 C/D：信息类型信号输入线。为“0”时传输的是数据，为“1”时传输的是控制字或状态信息。  RD：读选通信号输入线，低电平有效。  WR：写选通信号输入线，低电平有效。 CPU对8251A的读写操作控制如表10.3所示。 10.6.2 8251A的引脚 RxRDY(receiver ready)：接收准备好状态输入线，高电平有效。当接收器接到一个字符并准备送给CPU时，RxRDY为“1”，当字符被CPU读取后，RxRDY恢复为“0”。RxRDY可作为8251A向CPU申请接收的请求源。 SYNDET(synchronous detect)：同步状态输出线或者同步信号输入线。此线仅对同步方式有意义。 TxRDY(transmitter ready)：发送准备好状态输出线，高电平有效。当发送寄存器空闲且允许发送CTS字符后TxRDY恢复为低电平。TxRDY可作为8251A向CPU申请发送中断的请求源。 TxEMP(Transmitter Empty)也可表示为TxE：发送缓冲器空闲状态输出线。高电平有效，TxE=1，表示发