适用于MPEG2标准的二种VLSI模块设计.pdfVIP

　第 19 卷第 12 期　　　　　　　半　导　体　学　报　　　　　　　　 . 19, . 12　 V o l N o 　1998 年 12 月　　 　　　 　　　　　　 . , 1998　 CH IN ESE JOU RNAL O F SEM ICONDU CTOR S D ec 适用于M PEG2 标准的二种 VL SI 模块设计 叶　波　俞　颖　章倩苓 ( 复旦大学专用集成电路与系统国家重点实验室　上海　200433) 摘要　本文提出了M PEG2 视频解码器主要功能模块的专用VL S I 结构. 其中包括一种新的 适用于M PEG2 标准的 IDCT 实现方法, 对于 8 点一维 IDCT , 只用 7 个变量乘常系数乘法器 和 10 个加减法器, 在 4 个时钟周期内能处理完 8 点数据; 通过合理分配画面存储结构, 提出 了一种新的流水线的运动补偿预测结构. 用V HDL 语言进行仿真, 并用 10m CM O S 单元库 进行综合, 满足 2 @ 视频解码的实时处理要求. M PEG M P M L : 6140 , 6120 , 2570 EEACC C B 1　引言 [ 1 ] 实时图象处理在多媒体、 、图象通信等领域有着非常广泛的应用 . HD TV M PEG2 是视频和音频信号数据压缩国际标准M PEG 1 的扩展, 直接面向高数据率的 广播格式, 提供了有效的隔行视频信号编码算法, 支持宽范围的比特率. M PEG2 能表示隔 行和逐行视频序列, 主要用于 、 和数字卫星电视等. DVD HD TV 图象处理算法的特点是数据量和运算量非常大. 随着图象处理数据量的增大, 用软件实 现图象数据的解压已经不能满足图象的实时处理要求, 用硬件实现图象处理算法已经成为 必然趋势. 图象压缩标准的建立以及超大规模集成技术的发展使图象编解码算法的硬件实现成 为可能. 图象压缩解压VL S I 芯片已成为多媒体技术的核心, 世界各大电子研究机构都致 力于实现这些算法芯片的研究. 2 视频解码器包括 、运动补偿预测( ) 、变字长解码 、逆量化和控制 M PEG IDCT M C VLD 器等几个部分, 每一部分实现的优劣都直接关系到图象的实时解码性能. 本文重点介绍 ID 、 的 实现结构. CT M C VL S I 叶　波　1971 年出生, 博士生, 从事图象处理、集成电路设计等方面的研究 俞　颖　1975 年出生, 硕士研究生, 从事集成电路设计等方面的研究 章倩苓　教授, 博士生导师, 实验室主任, 主要从事A S IC 设计技术、数字信号处理等 收到,定稿 920 　　　　　　　　　　　　　　　半　导　体　学　报　 19 卷 2　IDCT 的实现 8 ×8 二维 IDCT 定义为: 7 7 1