交通灯各模块设计.docVIP

交通灯模块设计 1.分频器模块设计与仿真 该模块可将频率为1KHZ的脉冲波，经过分频变为频率为1HZ的脉冲波，这样我们就得到了周期为1S的脉冲波。 分频器程序清单如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fenpinqi is port ( clk1khz:in std_logic; clk1hz:out std_logic); end fenpinqi; architecture a of fenpinqi is begin process( clk1khz ) variable q: integer:=0 ; variable r:std_logic:=0; begin if clk1khzevent and clk1khz=1 then if q=512 then r:=not r; q:=0; else q:=q+1; end if; clk1hz=r; end if; end process; end a; 分频器程序仿真结果如图1-1所示： 图1-1 分频器程序仿真结果图 在分频器程序仿真结果图中，clk1khz 为输入脉冲信号，频率为1khz；clk1hz为输出脉冲信号，频率为1hz。从图中，我们可以看出clk1hz的周期为1s。这表明程序的确把1khz的信号分频成1hz的信号。 2.控制模块设计与仿真 控制模块可根据clk的脉冲信号输出S的值，下个模块根据S的值来决定红绿灯的状态。同时对倒计时的信号赋初值。 控制模块程序清单： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity control is port( clk:in std_logic; s:out std_logic_vector(2 downto 0); loadat,loadbt:out std_logic; at,bt:out integer range 0 to 80); end control; architecture a of control is signal t:integer; begin process(clk) begin if clkevent and clk=1 then loadat=0;loadbt=0; if t=0 then s=000; at=80; loadat=1; elsif t=15 then s=001; bt=45; loadbt=1; elsif t=60 then s=010; elsif t=65 then s=011; bt=80; loadbt=1; elsif t=80 then s=100; at=45; loadat=1; elsif t=125 then s=101; end if; t=t+1; end if; if t=130 then t=0; end if; end process; end a; 控制模块程序仿真结果如图3-5所示: 图3-5 控制模块程序仿真结果图 在控制模块程序仿真结果图中，只有一个输入信号clk，它是一个频率为1hz的时钟脉冲信号，输出信号有3个分别是s、at、bt。程序中，通过变量t的值来确定输出信号s的值，并由此确定将要赋得倒计时的初值，然后赋给at，bt。在每次给at，bt赋值时，都会使另一个输出信号loadat，loadbt变成高电平，从而可以触发下一模块的装载。 3.倒计时模块设计与仿真 倒计时模块用来接收控制模块的输出作为初值，并进行减一操作，最后把减一得结果输出。程序里每检测到一个脉冲clk，就进行一次减一操作。 倒计时模块程序清单： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity atdaojishi is port ( clk,loadat:in std_logic